数字逻辑第5章习题参考解答.doc

《数字逻辑第5章习题参考解答.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5.31BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。”写出真值表并找出BUT门输出的最小“积之和”表达式。画出用“与非-与非”电路实现该表达式的逻辑图，假设只有未取反的输入可用。你可以从74x00、04、10、20、30组件中选用门电路。解：真值表如下A1B1A2B2Y1Y2A1B1A2B2Y1Y2000000100000000100100100001000101000001101101101010000110010010100110110011000111010011101

2、111100利用卡诺图进行化简，可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非5.32做出练习题5.31定义的BUT门的门级设计，要求以cmos实现时使用的晶体管数目最少，可以从74x00、04、10、20、30组件中选用门电路.写出输出表达式（不一定是二级“积之和”）并画出逻辑图。解：cmos晶体管用量：反相器2个2输入与非门4个3输入与非门6个为了尽量减少晶体管用量，可

3、以采用下列表达式，以便实现器件的重复使用：F1=(A1·B1)·(A2’+B2’)=(A1·B1)·(A2·B2)’=[(A1·B1)’+(A2·B2)’’]’F2=[(A2·B2)’+(A1·B1)’’]’电路图：晶体管用量：20只（原设计中晶体管用量为40只）5.34已知函数，说明如何利用练习题5.31定义的单个BUT门和单个二输入或门实现F.解：BUT门输出采用最小项和的形式表达为，将两个输出相或就可以得到要求实现的函数。5.19指出用一块或多块74x138或74x139二进制译码器以及与非门，如何构建下面每个单输出或

4、多输出的逻辑功能（提示：每个实现等效于一个最小项之和）。解：a）b)c)5.36假设要求设计一种新的组件：优化的十进制译码器，它只有十进制输入组合。与取消6个输出的4-16译码器相比，怎样使这样的译码器价格降至最低？写出价格最低译码器的全部10个输出的逻辑等式。假设输入和输出高电平有效且没有使能输入。解：取消6个输出所对应的与非门，将6个输入组合作为无关项以化简其余输出的乘积项：设输入为:a,b,c,dabcd××××××Y0=a’·b’·c’·d’Y1=a’·b’·c’·dY2=b’·c·d’Y3=b’·c·dY4=b·c

5、’·d’Y5=b·c’·dY6=b·c·d’Y7=b·c·dY8=a·c’·d’Y9=a·d5.45设计10-4编码器，输入用10中取1码，输出用BCD码。解：简化真值表为：Y3Y2Y1Y0Y3Y2Y1Y000000501011000160110200107011130011810004011191001可得：Y3=I9+I8Y2=I7+I6+I5+I4Y1=I7+I6+I3+I2Y0=I9+I7+I5+I3+I15.46只用4个8输入与非门画出16-4编码器的逻辑图。在你的设计中，输入和输出的有效电平是什么？解：Y3=I1

6、5+I14+I13+I12+I11+I10+I9+I8Y2=I15+I14+I13+I12+I7+I6+I5+I4Y1=I15+I14+I11+I10+I7+I6+I3+I2Y0=I15+I13+I11+I9+I7+I5+I3+I1输入和输出都采用高电平有效。如果希望提高电路效率，可以采用输入低电平有效，设计函数如下：Y3=（I15·I14·I13·I12·I11·I10·I9·I8）’Y2=（I15·I14·I13·I12·I7·I6·I5·I4）’Y1=（I15·I14·I11·I10·I7·I6·I3·I2）’Y0=（

7、I15·I13·I11·I9·I7·I5·I3·I1）’5.21图X5-21电路有什么可怕的错误？提出消除这个错误的方法。解：该电路中两个2-4译码器同时使能，会导致2个3态门同时导通，导致逻辑电平冲突。为解决这一问题，可将使能端分开，进行反相连接，各自使能，电路连接如下：（图略）或采用多路复用器74X151实现该电路。5.22利用表5-2和表5-3中有关74LS组件的信息，确定在图5-66所示的32-1多路复用电路中，从任何输入到任何输出的最大传播延迟。你可以使用“最坏情况”分析方法。解：图5-66所用器件及最大延迟为：7

8、4X13938ns74X15130ns（使能àY’）14X2015ns最长路径应为：从74X139选择端到74X139输出，再进入74X151使能端到74X151Y’端，再通过74X20。总延迟为83ns。5.54设计适合于24引脚IC封装的3输入，5位多路复用器，写出真值表并画出逻辑图和