边坡稳定性监测雷达数据采集系统.pdf

《边坡稳定性监测雷达数据采集系统.pdf》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、边坡稳定性监测雷达数据采集系统翟腾普2015年1月中图分类号：TN957.53UDC分类号：528边坡稳定性监测雷达数据采集系统作者姓名翟腾普学院名称信息与电子学院指导教师任丽香答辩委员会主席胡程教授申请学位工学硕士学科专业信息与通信工程学位授予单位北京理工大学论文答辩日期2015年1月DataAcquisitionSystemforSlopeStabilityMonitoringRadarCandidateName：TengpuZhaiDepartment:SchoolofInformationandElectronicsFacultyMentor:Lix

2、iangRenChair,ThesisCommittee:Prof.ChengHuDegreeApplied:MasterofPhilosophyMajor：InformationandCommunicationEngineeringDegreeby:BeijingInstituteofTechnologyDate：January，2015研究成果声明本人郑重声明：所提交的学位论文是我本人在指导教师的指导下进行的研究工作获得的研究成果。尽我所知，文中除特别标注和致谢的地方外，学位论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得北京理工大学或其它教

3、育机构的学位或证书所使用过的材料。与我一同工作的合作者对此研究工作所做的任何贡献均已在学位论文中作了明确的说明并表示了谢意。特此申明。签名：日期：摘要结合步进频率雷达信号技术和合成孔径雷达成像技术优势的边坡稳定性监测雷达系统，具有亚毫米的测距精度和高方位分辨力的能力，与传统的形变监测手段相比，在全天候地对远距离大范围目标进行实时监测方面具有明显优势。其在山体滑坡及大坝桥梁形变等监测领域具有巨大的发展前景。本文根据边坡稳定性监测雷达低目标数据率的特点，利用Altera公司的一款FPGA开发套件实现了该雷达系统的数据采集功能，并利用千兆以太网络将经过预处理的雷达

4、回波信号实时地传输到到信号处理机。在各模块数字逻辑设计时，利用FPGA中丰富的锁相环资源对系统输入输出时钟精确控制以及对各模块时钟相位进行调整以获得最大的采样窗口。在存储器设计上，采用FPGA片内存储器和片外存储器完成系统中数据位宽的调整、跨时钟域的数据传输以及数据累加功能。在网络传输设计上，利用物理层芯片88E1111实现网络传输的物理层，利用Altera公司三速以太网IP核实现数据链路层，通过以太网传输方式实现上位机和雷达系统的信息交互，包括控制命令、参数传输以及数据传输等。在系统调试方面，利用Modelsim仿真软件对系统各模块以及所使用的IP核进行了

5、功能仿真，同时利用QuartusII自带的嵌入式逻辑分析仪SignalTapII分析系统各控制信号的时序关系，准确观测数据采集系统处理流程。本文对雷达系统中的各个硬件组成以及数据采集系统中各功能模块的实现方法进行了详细的介绍。最后对多种参数雷达信号闭环回波数据进行处理，验证了系统的可行性与正确性。关键词：边坡稳定性监测；FPGA；数据采集；以太网；P-SRAMIAbstractSlopestabilitymonitoringradarsystemutilizessteppingfrequencycontinuouswavetechniqueandsynthe

6、ticaperturetechniquetoobtainsub-millimeteraccuracyandhighazimuthresolution.Comparedwithtraditionaldeformationmonitoringmethods,theslopestabilitymonitoringradarhassuperioritiesinlongdistance,largescopeandall-weatherreal-timemonitoring.So,ithasgreatapplicationpotentialinlandslides,da

7、mbridgedeformationmonitoring,etc.Basedonfeaturesofthisradarsystem,amethodwasproposedtoimplementthedataacquisitionsystemontheAlteraFPGAdevelopmentboardandtheechowastransmittedtothePCthroughgigabitEthernet.PhaseLockLoopwasusedtogenerateaccurateclocksusedineachmodule.Thephaseofthecloc

8、kscouldbeadjustedtoavoidth