EDA简易出租车计价器设计.ppt

《EDA简易出租车计价器设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA简易出租车计价器设计芮丽平100511303目录系统设计01出租车计费器的层次化设计方案02出租车计费器系统顶层电路的设计03谢谢观赏04系统设计2.1出租车计费设计2.1.1出租车计费器工作原理出租车计费器工作原理一般分为以下3个阶段：第一阶段：车起步开始计费。首先显示起步价10元，车在行驶3公里以内且等待累计时间小于2分钟，只收起步价10元。第二阶段：车行驶超过3公里后，超出的部分按每公里1.6元计费。第三阶段:：车累计等待时间在2分钟后，按每分钟1.5元开始计费。因此，总费用=起步费用+（里程—3公里）*里程单价+等待时间*等待单价2.2基本设计思想2.2.1系统

2、组成根据层次化设计理论，该设计问题自顶向下可为分频模块、控制模块、计量模块、译码和动态扫描显示模块，各模块功能如下所述。（1）分频模块分频模块对频率为240Hz的输入脉冲进行分频，产生频率为16Hz、15Hz、1Hz的3种频率。该模块产生频率信号用于计费，每个1Hz脉冲为0.1元计费控制，15Hz为1.5元的计费控制，16Hz信号1.6元计费控制。（2）控制模块计价器控制模块主要完成对计价器状态的控制。（3）计量模块计量模块完成计价、计时和计程功能。计价部分：行程在3公里内，而且等待累计时间小于2分钟，起步费为10元；3公里外以每公里按1.6元计费，等待累计时间超过2分钟按每

3、分钟1.5元计费。计时部分：计算乘客的等待累计时间。计时器的量程为59分钟，满量程后自动归零。计程部分：计算乘客所行驶的公里数。计程器的量程为99千米,满量程后自动归零。（4）译码显示模块该模块经过8选1选择器将计费数据（4位BCD码）、计时数据（2位BCD码）、计程数据（2位BCD码）动态显示输出。其中计费数据jifei4~jifei1送入显示译码模块进行译码，最后送至以百元、十元、元、角为单位对应的数码管上显示，最大显示为999.9元；计时数据送入显示译码模块进行译码，最后送至以分为单位对应的数码管上显示，最大显示为59分；计程数据送入显示译码模块进行译码，最后送至以公里

4、为单位的数码管上显示，最大显示为99公里。其系统组成框图如图2.1所示。时钟信号等待信号公里脉冲计费/复位分频器控制器计费计时计程显示3出租车计费器的层次化设计方案3.1出租车计费器系统的主体FPGA电路taxijfq的VHDL根据功能描述，该电路的核心部分就是计数分频电路，通过VHDL语言的顺序语句IF~THEN~ELSE根据一个或一组条件来选择某一特定的执行通道，生成计费数据、计时数据和计程数据。图3.1出租车计费器系统的主体FPGA电路元件符号3.2扫描显示电路该模块包含模8计数器、8选1选择器、七段数码显示译码器和3-8译码器4个子模块3.2.1模8计数器CLKA［2

5、..0］3.2.28选1选择器mux8_13.2.3七段数码显示译码器3.2.43-8译码器D［3..0］Q［6..0］a［2..0］eq［7..0］4出租车计费器系统顶层电路的设计根据图2.1出租车计费器系统的组成框图，出租车计费器系统顶层电路可以分为4个模块，它们是出租车计费器系统的主体FPGA电路taxijfq模块，8选1选择器mux8_1模块，模8计数器me模块，七段数码显示译码器qd_LED模块，生成动态扫描显示片选信号的3-8译码器decode3-8,图4.1所示的是计费器顶层电路原理图。结论本设计采用VHDL语言完成了具有计费,预置,显示等功能的出租车计费系统的

6、仿真.该设计的可靠性高,成本低,通用性强即在不改变电路结构的前提下可根据各地区的需求在VHDL程序中设置各种参数,适应各地区出租车计费的需求,还可以根据各地区需求增加系统功能。此出租车计费器的设计采用了硬件描述语言的自顶向下的设计方法，将整个系统分为几个相对独立的模块分别设计、仿真、最后连成整个系统集中仿真，很大程度上提高了设计的效率。通过本次课程设计，进一步加深了我对EDA的了解，并且培养了团队合作的精神，虽然在编写顶层文件的程序时，遇到了不少困难，但通过老师耐心细致的讲解和自己的不懈努力，终于将这些问题一一克服掉了，这也使我更加深刻的理解到了“付出一定会有回报”的内涵。