第8章-CPU异常与中断[2].ppt

第8章-CPU异常与中断[2].ppt

ID:48771578

大小:1.60 MB

页数:55页

时间:2020-01-23

第8章-CPU异常与中断[2].ppt_第1页
第8章-CPU异常与中断[2].ppt_第2页
第8章-CPU异常与中断[2].ppt_第3页
第8章-CPU异常与中断[2].ppt_第4页
第8章-CPU异常与中断[2].ppt_第5页
资源描述:

《第8章-CPU异常与中断[2].ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、福州大学物理与信息工程学院微机与单片机原理8.6Intel8086中断系统引起8086CPU异常的原因有很多,但可以划分为两类:一类是由CPU外围设备上的中断源(外部中断)引发的;另一类是由CPU内部引发的,如:CPU执行某些特殊的指令时,或者满足某些特定条件时。但是,8086隐藏了前述的异常入口地址,实际上异常入口地址的作用是把异常处理的主导权交给用户,用户可以通过自编的异常处理程序来主导进入具体的中断服务程序的过程,但8086没有把这个主导权给予用户。微机与单片机原理8/30/20212福州大学物理与信息工程学院8

2、.6Intel8086中断系统在响应中断时,Intel8086通过隐蔽的异常入口地址进入固化在CPU内部的异常处理程序执行,并根据硬件产生的中断类型码自行查询中断向量表,自动转入执行中断服务程序。由于不需要用户编写的异常处理程序引导,CPU即可进入中断处理程序,所以在Intel8086中,没有CPU异常入口地址和异常处理的概念,把所有让CPU发生异常的源头都称为中断源,或者说Intel8086只有中断处理。微机与单片机原理8/30/20213福州大学物理与信息工程学院8.6Intel8086中断系统Intel8086系

3、统可以处理多达256种不同类型的中断。其中断系统结构下图所示。微机与单片机原理8/30/20214福州大学物理与信息工程学院8.6.1内部中断8086有相当丰富的内部中断功能。它们可以是由CPU内部产生的,如:可由软件的中断指令INTn引起的,其中n称为中断类型号。一部分已定义的中断类型号用于CPU的特殊功能处理。1.内部中断的种类1)除法出错中断类型号为00H执行除法指令DIV或IDIV时,若除数为0或商超出寄存器所能表达的数值范围,则立即产生一个类型号为0的内部中断,称为除法出错中断。微机与单片机原理8/30/20

4、215福州大学物理与信息工程学院8.6.1内部中断2)单步中断(陷阱中断)类型号为01H若CPU内的标志寄存器FLAGS中的跟踪标志TF=1且中断允许标志IF=1时,CPU每执行完一条指令,将引起一次类型号为1的内部中断,称为单步中断。微机与单片机原理8/30/20216福州大学物理与信息工程学院8.6.1内部中断3)断点中断类型号为03H提供给用户一个调试手段,它的中断类型号为3。通常在DEBUG调试程序时,当用户按下断点设置命令键时,DEBUG程序将INT3指令放在用户程序中的断点地址上,当CPU执行到断点时便产生

5、中断,同时显示当前各寄存器的内容和标志位的值以及下一条要执行的指令,供用户检查在断点以前的程序运行是否正常。微机与单片机原理8/30/20217福州大学物理与信息工程学院8.6.1内部中断4)溢出中断类型号为04H在执行溢出中断指令INT0时,如果标志寄存器FLAGS中的溢出标志OF=1,则产生一个类型号为4的内部中断,CPU转入对溢出错误进行处理的中断服务程序,称为溢出中断。微机与单片机原理8/30/20218福州大学物理与信息工程学院8.6.1内部中断5)用户定义的软件中断类型号n在8086/8088的指令系统中,

6、当CPU执行中断指令INTn时,也能形成内部中断,其中n在理论上可取值0~255。当n=0、1、3、4时,就是上述的四种内部中断。微机与单片机原理8/30/20219福州大学物理与信息工程学院8.6.1内部中断2.内部中断的特点①除单步中断外,所有内部中断不能被屏蔽。②所有内部中断自动产生中断类型号,不发送中断响应信号,即不执行中断响应的总线周期。③指令中断没有随机性。指令中断是由程序中指令引起的,指令的位置事先已知。④除单步中断外,所有内部中断的优先权都比外部中断的优先权高。微机与单片机原理8/30/202110福州

7、大学物理与信息工程学院8.6.2外部中断外部中断是由CPU的两条外部中断请求引脚产生的中断过程:非屏蔽中断(NMI)和可屏蔽中断INTR。1.非屏蔽中断类型号为04H当CPU的NMI引脚接收到一个有效高电平持续2个时钟周期以上的正跳变信号(上升沿)时,则可能会产生一次中断,由于这种中断的响应不受中断允许标志IF的控制所以称为非屏蔽中断。注:能否产生中断受NMI屏蔽寄存器的D7控制。微机与单片机原理8/30/202111福州大学物理与信息工程学院8.6.2外部中断2.可屏蔽中断可屏蔽中断是由用户定义的外部硬件中断。当外部

8、中断源向8086CPU的INTR引脚发送一个高电平中断请求信号时,该信号必须保持到当前指令的结束。CPU响应INTR请求时,连续执行两个中断响应的总线周期。在第一个总线周期,CPU使地址/数据总线处于浮空状态,并在T2~T4间发出中断响应信号INTA;在第二个总线周期,CPU再次发出此信号,目的为了读取中断类型号。微机与单片机原理

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。