PCB堆叠设计规范方案总则

PCB堆叠设计规范方案总则

ID:47908989

大小:387.00 KB

页数:10页

时间:2019-10-23

PCB堆叠设计规范方案总则_第1页
PCB堆叠设计规范方案总则_第2页
PCB堆叠设计规范方案总则_第3页
PCB堆叠设计规范方案总则_第4页
PCB堆叠设计规范方案总则_第5页
资源描述:

《PCB堆叠设计规范方案总则》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、PCB设计规范总则CHECKLIST自检人:________________检查人:________________检查日期:_____年_____月_____日审查内容:____________________________________________________________________审查结果:通过□不通过□说明:____________________________________________________________________修改内容修订版次修订内容修订时间编写审核批准V1.00初稿2015-1-4刁晓静、岳菊丰

2、序号总则条款执行情况说明1格式1¹1-1:PCB绘板统一采用POWERPCB,是[]否[]免[]¹1-2:PCB必须与原理图完全同步。是[]否[]免[]¹1-3:PCB板已经过设计人员自检。是[]否[]免[]¹1-4:必须确保软件自动检查无网络线未连接完的情况。是[]否[]免[]¹1-5:采用统一A3、A4规格,具体使用视PCB板大小确定。是[]否[]免[]2丝印¹2-1:标准元器件采用标准丝印。是[]否[]免[]¹2-2:所有元器件都有唯一位号丝印,不得有重复,丝印需放置在容易识别对应元件器的位置,如因空间限制可以用方格和箭头引出并放置在易识别区域。是[

3、]否[]免[]¹2-3:功放、电源插座必须在顶层和底层焊盘之间增加丝印,以防止人工焊接时易短路。是[]否[]免[]¹2-4:位置丝印不得放置在元件安装后被覆盖的地方,不得放置PAD和铜皮外露的地方。是[]否[]免[]2-5:各器件位号丝印尽量保持方向一致,从左到右,从下至上。是[]否[]免[]¹2-6:具有方向性的元器件,必须通过丝印清楚表明其方向性。如铝电解电容、二极管、插座、IC等。是[]否[]免[]¹2-7:丝印在通孔上时,必须要求通孔做塞孔处理。是[]否[]免[]¹2-8:丝印不得有重叠,比印间距必须大于5mil.是[]否[]免[]¹2-9:PCB

4、板名、日期、版本号等制板信息丝印位置必须放置在明显无元器件的较大面处。是[]否[]免[]2-10:元件名称丝印要清楚可直接目视且尽可能直接标在元件近旁是[]否[]免[]¹2-11:必须要求PCB制造厂将其公司识别标识丝印上去。是[]否[]免[]¹2-12:PCB板的丝印GERBER文件必须单独输出并经CAM检查没有问题。是[]否[]免[]¹2-13:为了方便制成板的安装,所有螺丝孔都要做出白油丝印标识。是[]否[]免[]¹2-14:所有连接器必须用3角形标注第1脚的位置。是[]否[]免[]¹2-15:所有跳线电阻在短接时,需用铜皮短接,不允许使用2D线是[

5、]否[]免[]¹2-16:所有IC必须用1mm直径圆标注第1脚,圆点位置必须在后装IC后不会被盖住。是[]否[]免[]¹2-17:为了保证锡道连续性,要求开窗的地方无丝印;为了便于器件插装和维修,器件位号不应被安装后器件所遮挡,丝印不能压在导通孔、焊盘上。是[]否[]免[]3走线¹3-1:供电电源(+12V)与地的走线建议满足以下要求:¹电源走线与地线之间的间隔尽量小,最大间距0.5mm,电源和地线线宽尽量宽,最小2mm(引到IC或其他无法达到2mm宽度的元器件除外),电源线上阻值尽量小,最大为0.5欧。是[]否[]免[]¹3-2:IC退耦电容尽量放置靠近

6、IC的PIN脚。是[]否[]免[]¹3-3:当电源和地区分为数字和模拟时,退耦电容不得跨接,数字电源和模拟电源不得重叠:¹是[]否[]免[]¹3-4:独立的电源或地之间不得在隔开处采用电容或走线跨接:¹是[]否[]免[]¹3-5:同一位置采用并联电容退耦时,电容之间采用不同数量级的容值,如10nF和100nF.是[]否[]免[]¹3-6:晶振必须放置在离IC最近的旁边,晶振时钟信号走线最长1cm,两晶振时钟走线之间间距尽量小,最大间距0.5mm.是[]否[]免[]¹3-7:晶振时钟信号走线尽量不要打孔,保持同层走线。是[]否[]免[]¹3-7:晶振走线周围

7、地需要用地包围起来,其中的地应与其他电源供电地和信号地分开。¹¹是[]否[]免[]¹3-8:匹配电阻要靠近信号的驱动端,对于I2C如果驱动多个I2C元器,匹配电阻尽量放置在被驱动的终端。是[]否[]免[]¹3-9:功放输出走线最小宽度为40MIL。是[]否[]免[]¹3-10:走线不得有一端浮空的情况,¹是[]否[]免[]¹3-11:对于重要高频信号,其布线长度不得与其波长成整数倍关系。是[]否[]免[]¹3-12:走线不得采用锐角和直角。是[]否[]免[]¹3-13:走线应从焊盘端中心位置引出。¹是[]否[]免[]¹3-14:走线不得偏移焊盘:¹是[]否

8、[]免[]¹3-15:当和焊盘连接的走线比焊盘宽时,走线不能覆盖焊

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。