欢迎来到天天文库
浏览记录
ID:47708619
大小:870.00 KB
页数:15页
时间:2019-10-28
《QuartusII11.0功能仿真》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、实用新建工程:点击NEXT:文档实用输入保存目录以及项目名称:文档实用点击NEXT,加入已经存在的文件,有的话,浏览后在点击all或者addall,如果没有,直接点击NEXT:文档实用选择器件,可以让软件自动选择,也可以自己指定,选择区域如下:文档实用选择仿真软件,这一步可以跳过,后面可以设置:文档实用最终点击Finish即可:文档实用加入文件,点击新建文件(红线处),这里我们使用VerilogHDL:文档实用输入代码并保存,模块名要与保存的文件名称相同,否则编译报错:输入完成后点击编译:编译完成后显示报告(这里我用的是另外一个工程的报告,所以Revis
2、ionName和Top-levelEntityName显示为fifo3_128而不是quartus):文档实用左下角显示编译的项目,打钩表示通过:文档实用输入代码完成后,要编写测试平台(Testbench),输入文件还是verilogHDL,只不过在保存的时候把后缀名改为.vt:点击Assignments-Settings-Simulation,toolname选ModelSim-Altera,Formatforoutputnetlist选择VerilogHDL,Timescale选择1ns(可以根据自己需要调整),点击apply:文档实用点击Proce
3、ssing-Start-StartTestBenchTemplateWriter:完成后,需要加入测试文件,如下图所示:文档实用文档实用这里需要说明的是,TestbenchName和Toplevelmoduleintestbench要和之前写的testbench模块名相同,然后在Testbenchfiles里浏览文件并点击Add,最终如下图所示:文档实用所有操作完成后,点击编译,至此,所有操作完成。点击Tools-RunEDASimulationTool-EDARTLSimulation启动Modelsim进行功能仿真。文档实用文档
此文档下载收益归作者所有