EDA课程设计洗衣机控制器设计

《EDA课程设计洗衣机控制器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、燕山大学课程设计说明书燕山大学课程设计说明书题目：洗衣机控制器学院（系）：电气工程学院年级专业：检测技术与仪器学号：学生姓名：指导教师：教师职称：第页共页燕山大学课程设计说明书燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心学号学生姓名专业（班级）检测（2）班设计题目洗衣机控制器设计技术参数●设置2种工作方式：洗衣、甩干●显示倒计时时间：洗衣时间为6分，甩干时间为35秒●具有紧急情况手动停止功能设计要求●用2个拨码开关设置工作方式：洗衣、甩干●用3个数码管显示时间●用2个红色信号指示

2、灯显示洗衣和甩干状态工作量●学会使用Max+PlusII软件和实验箱；●独立完成电路设计，编程下载、连接电路和调试；●参加答辩并书写任务书。工作计划1.了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；2.学习使用实验箱，继续电路设计；3.完成电路设计；4.编程下载、连接电路、调试和验收；5.答辩并书写任务书。参考资料《数字电子技术基础》.阎石主编.高等教育出版社.《EDA课程设计B指导书》.指导教师签字基层教学单位主任签字金海龙说明：此表一式四份，学生、指导教师、基层教学单位、系

3、部各一份。2012年3月17日第页共页燕山大学课程设计说明书目录第1章摘要………………………………………………………………………………1第2章总体设计思路……………………………………………………………………2第3章详细设计…………………………………………………………………………33.16分钟倒计时器的设计……………………………………………………………33.235秒倒计时器的设计………………………………………………………………63.3整体的电路设计……………………………………………………………………8第4章管脚锁定

4、及硬件连线并调试……………………………………………………10第5章总结………………………………………………………………………………11参考文献……………………………………………………………………………………12第页共页燕山大学课程设计说明书洗衣机控制器的设计第1章摘要本文是洗衣机控制器的设计，主要是针对倒计时器的设计，提出了总体的设计方案，详细的设计过程，主要运用了74168和74192的减法计数功能，一个模块一个模块的完成设计，并通过仿真保证设计的正确性，最后组装电路，管脚锁定，并调试成功。设计过程采用系统的设

5、计方法，先分析任务书，明确任务的要求，根据具体的要求进行总体的设计，划分系统模块，然后进行详细的设计，决定各个功能系统模块中的内部电路，然后进行波形仿真。要想实现洗衣状态的6分钟倒计时功能，就需要将控制秒循环的60进制的减法计数器和控制分递减的6进制减法计数器相连接，每个计数器都是由74168的减法计数器功能实现的，低位计数器每循环一次给高位信号一个借位信号，高位计数器就开始工作，3片74168共同构成了6分钟倒计时模块。要实现甩干状态的35秒倒计时，本文用74190来实现36进制的减法计数功能，用两片74190

6、来控制使低位的减法计数器每循环一次给高位信号一个借位信号，高位开始动作。最后将两个倒计时模块进行封装，在利用74157对三个数码显示管要显示的数字进行选择。第页共页燕山大学课程设计说明书第2章总体设计思路本设计用2个拨码开关设置洗衣机的工作方式：洗衣、甩干。因为时钟倒计时，所以需要将1HZ的脉冲信号给6分钟倒计时模块（或者35秒倒计时模块），控制端控制倒计时模块的启动和暂停，当控制端电位为高电平时，倒计时模块开始工作，当控制端电位为低地点平时，倒计时模块停止工作。计时信号由实验箱上的数码管显示出来。当6分钟(或者

7、35秒)倒计时计时完毕，即分的显示和秒的显示都为0时，计时模块停止工作。要想实现洗衣状态的6分钟倒计时功能，就需要将控制秒循环的60进制的减法计数器和控制分递减的6进制减法计数器相连接，每个计数器都是由74168的减法计数器功能实现的，低位计数器每循环一次给高位信号一个借位信号，高位计数器就开始工作，3片74168共同构成了6分钟倒计时模块。要实现甩干状态的35秒倒计时，本文用74190来实现36进制的减法计数功能，用两片74190来控制使低位的减法计数器每循环一次给高位信号一个借位信号，高位开始动作。第页共页燕

8、山大学课程设计说明书第3章详细设计一、6分钟倒计时器的设计本课程设计的题目要求洗衣机的洗衣时间是6分钟，要实现6分钟的倒计时，我用的是3片74168通过级联的方法来实现的。（1）74168的功能74168是同步十进制加/减计数器，各引脚功能：D0、D1、D2、D3为输入端。Q0、Q1、Q2、Q3为输出端。LDN为置数端且低电平有效。CLK为时钟脉冲，实验时接1HZ脉冲信号