基于IP核的PCIE总线接口逻辑的设计和实现

《基于IP核的PCIE总线接口逻辑的设计和实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、Õ４７ÖÕ１×!"ØÙÚÛＶｏｌ．４７Ｎｏ．１２０１７Ü１ÝＡｅｒｏｎａｕｔｉｃａｌＣｏｍｐｕｔｉｎｇＴｅｃｈｎｉｑｕｅＪａｎ．２０１７O]ＩＰ´WＰＣＩＥÇ'¹×ØWÖÔ>Z¶ÙÚ，$ó，EÛ（6-[m"*-.no(p<=>，!""*７１００６８）01：Ü%ＰＣＩＥ}«>?,ÓìÛX，ÿZ,)[×ÝÞSＰＣＩＥ}«_Ïe*，%`dEFＩＰ¿*<=，QＸｉｌｉｎｘＶｉｒｔｅｘ－７ßＦＰＧＡUáâ@ＰＣＩＥ}«[×ÝÞ*,)S，£>?@Ïee.，·¿ÝÞek&:>?àì4á³ＤＭＡ¬，mＤＭＡ¬öe©ＰＣＩＥ}«ö*７０％áU。234：ＩＰ¿；ＰＣＩＥ；ＦＰＧＡ；[×ÝÞ；Ｄ

2、ＭＡ56789：ＴＮ９１５．８５１:;<=>：Ａ:?@9：１６７１?６５４Ｘ（２０１７）０１?０１１６?０５ＤｅｓｉｇｎｉｎｇａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎＢａｓｅｄｏｎＩＰＣｏｒｅｏｆＩｎｔｅｒｆａｃｅＬｏｇｉｃｆｏｒＰＣＩＥｘｐｒｅｓｓＰＵＫａｉ，ＴＡＮＧＱｉｎｇ，ＴＩＡＮＹｕａｎ（Ｘｉ′ａｎＡｅｒｏｎａｕｔｉｃｓＣｏｍｐｕｔｉｎｇＴｅｃｈｎｉｑｕｅＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，ＡＶＩＣ，Ｘｉ′ａｎ７１００６８，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＷｈｅｎＰＣＩＥｉｓｕｓｅｄｆｏｒｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｏｆｄｅｖｉｃｅｓ，ｔｈｅｉｎｔｅｒｆａｃｅｌｏｇｉｃｉｓ

3、ｎｅｅｄｅｄｆｏｒｉｎｔｅｒａｃｔｉｏｎｂｅｔｗｅｅｎｔｈｅｂｕｓａｎｄｉｎｔｅｒｎａｌｆｕｎｃｔｉｏｎ．ＴｈｉｓｐａｐｅｒａｄｏｐｔｅｄａｍｅｔｈｏｄｂａｓｅｄｏｎＩＰｃｏｒｅ，ａｎｄｃｏｍｐｌｅｔｅｄｔｈｅｄｅｓｉｇｎｉｎｇａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｔｈｅｉｎｔｅｒｆａｃｅｌｏｇｉｃｉｎＸｉｌｉｎｘＶｉｒｔｅｘ－７ｓｅｒｉｅｓＦＰＧＡ．Ｔｈｅｎｔｈｅｆｕｎｃｔｉｏｎａｎｄｐｅｒｆｏｒｍａｎｃｅｗａｓｖｅｒｉｆｉｅｄ．ＴｈｅｒｅｓｕｌｔｓｓｈｏｗｅｄｔｈａｔｒｅｇｉｓｔｅｒｓａｃｃｅｓｓｉｎｇａｎｄｄａｔａｔｒａｎｓｆｅｒｉｎＤＭＡｍｏｄｅｗｅｒｅｃｏｒｒｅｃｔ

4、ｌｙａｎｄｔｈｅｂａｎｄｗｉｄｔｈｏｆＤＭＡｔｒａｎｓｍｉｓｓｉｏｎｗａｓｍｏｒｅｔｈａｎ７０％．Ｋｅｙｗｏｒｄｓ：ＩＰＣｏｒｅ；ＰＣＩＥ；ＦＰＧＡ；ｉｎｔｅｒｆａｃｅｌｏｇｉｃ；ＤＭＡAB³&euy，ów·nＰＣＩＥóô¾CÏÊ［１－２］M$3ôY。e+U3)îâC3

5、kåÖz¸8¸，wÛ3¸÷_¸¾3P@［３］ó3m·，Ë®eＰＣＩ37

6、ÚÛ_deøv¸{j，{

7、_ß÷uøv¸3¸２００２ÜoＩｎｔｅｌ，8þ¦·HÕÉ

8、，=ó3å¾@5n=üý。ié１

9、3２．５ＧｂｐｓkH３

10、3８Ｇｂｐｓ，_ＰＣ¸¾P，ＦｍｔPä師!；ＴｙｐｅP<9}!ì#&

11、5Høõ³-，txeＣＰＵe¥bäå¸wÛ；ＴＣPäåó3wÛ；ＴＤPe=［４－５］°:m3Ð:mB，jＰＣＩＥmBYZ®eb>；ＥＰPe>6；ＡｔｔｒPäåks；ＡＴPä¿3´ÀâCeＰＣＩＥ°3«:，;³´ÀâCåÝÉwÛ；ＬｅｎｇｔｈPäå

12、e=63³&w·；eＰＣＩＥ}ó3u®，uM¥b¿3âC3®-。ＬａｓｔＤＷＢＥPäåQ¥35,C；１ｓｔＤＷ［６］［７］:~

13、Ｘｉｌｉｎｘ７GＦＰＧＡH3ＰＣＩＥ¡¯eＢＥPäåÕQ¥35,C；ＡｄｄｒｅｓｓPäå，bØＰＣＩＥmBYZ，NfＰＣＩＥÝÉ；Ｃｏｍ

14、ｐｌｅｔｅｒＩＤPäåðＩＤ；Ｃｏｍｐｌ．Ｓｔａｔｕｓ5N3âC，Ü'(eＰＣＩＥç5N3HÓPäåOë；ＢＣＭPäåâÇ35Ø；CÏ，Üe３t67yzsCu%，uo-ＢｙｔｅＣｏｕｎｔPäå5Ø；ＬｏｗｅｒＡｄｄｒｅｓｓPäＰＣＩＥ®emB3ST>¦V»¢。åE6ÝÉ。１ＰＣＩＥÙÁ２×ØÞ±ÖÔ-

15、V：@A（１９８５－），Ç，ÈÉع，u_«，uåÎÏ，Ð>ÑÒ6ÓeHÓÚÛ<óU©ＦＰＧＡbØÚÛ。２０１７Ü１Ý@AQ：pＩＰ¯3ＰＣＩＥmBYZ3bØ8Nf·１１７·:bؤ2>NfＰＣＩＥU£@3âC¥，¦©¦T.，¦TmBÎÊ=F{¦TmBÍR>ＰＣＩＥe-

16、ＰＣＩＥ¡¯e3，Ü_e-