带语音提示功能的智能电子钟设计【文献综述】

《带语音提示功能的智能电子钟设计【文献综述】》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2毕业论文文献综述电子信息工程带语音提示功能的智能电子钟设计摘要：现代生活的人们越来越重视起了时间观念，可以说是时间和金钱画上了等号。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以液晶为显示器的时钟比指针式的时钟表现出了强大的优势。液晶显示的时间简单明了，而且读数快，时间准确显示带秒。而机械式的依赖于晶体振荡器，可能会低级误差。随着数字钟设计日新月异的发展，新设计不断完善。由原来只在LED数码管上显示到如今的液晶显示，并且还具有语音报时功能。关键词：数字钟；单片机一、数字钟技术简介20世纪末，电子技术获得了飞速的发

2、展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的扩展。二、数字钟的原理数字钟是一种用数字电路技术实现时、分、秒的计时装置，与机械式时钟相比具有更高的准确性和直观性[1]。由于没有机械装置，所以数

3、字钟具有更长的使用寿命，因此得到了广泛的使用。在文献[2]中，作者对数字钟的周期做了详细的说明：它的计时周期为24小时，显示满刻度为23时59分59秒。因此，一个基本的数字钟电路主要有显示器和单片机组成。按照程序设定，将标准的秒信号送入“秒单元”，采用60进制计数器，没累计60秒发出一个“分脉冲”信号，该信号将作为“分单元”的时钟脉冲。“分单元”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”。“时单元”采用24进制计时器，可实现对1天24小时的累计。接着对不同的月份规定相应的日数，采用12进制计时器实现“年单元”。三、数字钟设计方法比较数字钟

4、可谓生活中常见的也是最为简单的数字电路，大到我们常见的倒计时电子板，小到一块儿直径几厘米的电子表都是数字钟的直接或间接应用。2要探究数字钟的设计方法，还需从数字钟的整体发展进程来看。在文献[3]中，作者介绍到在单片机、CPLD和集成电路出现以前，传统的数字钟是以最为基本的数字电路来实现的，其设计复杂，体积大，运行稳定性不好。其实质是简单数字计数器的应用和级联。在文献[4]中，作者认为目前数字钟的功能越来越强，也有多种专门的大规模集成电路可供选择[4]。要想构成数字钟，首先应有一个能白动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适

5、合于计时的低频脉冲信号的分频器电路，即频率为1Hz的“秒脉冲”信号。（1）基于数字电路实现的数字钟设计与实现基础数字电路的芯片构成的数字钟，其原理简明易懂，集成度差[6]。一般电路由2片74LS290组成6O进制递增计数器，由两片74290组成12归1计数器，再由时、分电路的计数器直接接到振荡器，再分别由2个开关控制电路的接通与断开，实现调时、调分。同时附加功能为定时功能。在文献[7]中，作者提出由555振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60分后向小时计数器进位

6、,计数器的输出经译码器送显示器。时基电路由NE555集成定时器组成的多谐振荡器构成，产生数字钟的时基信号；分频电路由一块74LS161集成十六进制计数器集成电路构成。（2）基于单片机的数字钟设计与实现单片机的应用和发展极大促进了数字电路系统的设计。以MSP430为核心，以单片机内部集成了温度传感器，极大地简化了硬件设计[8]。MSP430内部中断资源丰富，键盘扫描，温度转换，定时等均采用中断触发减少了系统响应时间，提高了软件执行效率。程序用C编写，可通过下载器装入到MSP430中。单片机数字时钟是以单片机为核心，在它的基础上设计出来的数字时钟数字钟.,

7、在日常生活中最常见，应用也最广泛。一般的单片机数字钟，是以80C51单片机为核心，配备LED显示模块、时钟芯片、等功能模块。数字钟采用12/24小时制方式显示时间，定时信息等功能。硬件电路设计中，主要包括中央处理单元电路、时钟电路、人机接口电路、信号处理电路、执行电路等几部分组成,为了用电池作电源，采用低功耗的CMOS芯片及LED显示器.软件用C语言来实现。（3）基于CPLD的数字钟的设计与实现随着CPLD在数字系统中的广泛应用，其优越性和简便性都得到了很大的体现。以Altera公司开发的MAX+pluslI软件为例，介绍在应用可编程逻辑器件设计的数字

8、钟系统，突出其优越性。MAXplusⅡ是Altera公司提供的FPGA／CPLD开发集成环境，