实用多功能数字钟的设计

实用多功能数字钟的设计

ID:44284821

大小:313.50 KB

页数:40页

时间:2019-10-20

实用多功能数字钟的设计_第1页
实用多功能数字钟的设计_第2页
实用多功能数字钟的设计_第3页
实用多功能数字钟的设计_第4页
实用多功能数字钟的设计_第5页
资源描述:

《实用多功能数字钟的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,己经广泛应用于模拟与数子电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产甜自动化设计的技术,使用EDA技术设计的结果既可以用FPGA/CPLD来实施验证,也可以直接做成专用集成电路(ASIC)。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成的设计文件,在电子设计领域受到了广泛的接受。VerilogHDL是一种应用广泛的硕件描述语言,可用于从算法级、门级到开关级的多种抽象层次的数字系统设计。VerilogHDL语言最大的特点就是易学易用,通过学习和使用,可以在短时间内掌握该

2、语言。另外该语言的功能强大,可以满足各个层次设计人员的需要,从高层的系统描述到底层的版图设计,都能很好地支持。本文就是用VerilogHDL语言来描述一个基于FPGA的多功能数字时钟的设计。该数字时钟具备准确计时,时间校准,定时闹钟,报时,数字跑表等功能。本文首先介绍了EDA方而的基础知识,然后介绍了多功能数字时钟的设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合,通过后下载到电子箱上,在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。【关键词】:EDA数字时钟VerilogAbstractElectronicDesignAutomatio

3、nisanelectronicsystemorelectronicproductdesignautomationtechnology.EDAtechnologycanbeusedinbothFPGAandASICdesign.AnimportantfeatureofEDAistheuseofHardwareDescriptionLanguages(HDL)tocompletethedesigninauniformformat.VerilogHDLisawidespreaduseofthehardwaredescriptionlanguagecanbeusedfromthea

4、lgorithmlevel,gate-leveltoswitch-levelofthevariousabstractionlevelsofsystemdesign.VerilogHDLgreatestfeatureiseasytouse,learnanduse,inashortperiodoftimecanmasterthelanguage.Meanwhile,thelanguageofthepowerful,alllevelsdesignedtomeettheneedsofthestaff,Thesystemfromthetoptobottomdescribingthel

5、ayout,canbettersupport.ThispaperisusingVerilogHDLlanguagetodescribethedesignofanFPGA-basedmultifunctionaldigitaltime匚Thistimerhasthefunctionofaccuratetimeclock,timecalibration,regularalarmclock,timer,digitalstopwatchandsoon.ThispaperfirstintroducesthebasicknowledgeoftheEDA,thenintroducesth

6、edesignofthemultifunctionaldigitalclockandthedevelopmentofthesourcecode.Afterthesimulation>synthesisonQuartussoftware,thesourcecodedownloadstodevelopmentbox,testresultsontheFPGAdevicesshowsthatalloftheabovefunctionsarecoirectandstable.【KeyWords]:EDADigitalClockVerilog目录摘要IAbstractII第一章绪论11

7、.1课题的目标及意义11.2有关多功能数字钟的发展和背景11.3设计研究的范围和内容2第二章VerilogHDL的基础语言知识32.1硬件描述语言(HDL)概述32.2为何使用硬件描述语言32.3硬件描述语言的发展历史42.4HDL语言的主要特征42.5VerilogHDL与VHDL的比较52.6VerilogHDL设计流程及设计方法简介51)设计流程62)设计方法6(1)自下而上的设计方法6(2)自上而下(Top-Down)的设计方法6(3)综合设计方法72.7硬件描述语言的新发展7第三章电路仿真软件的使用83.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。