第七章3微机原理与接口技术

第七章3微机原理与接口技术

ID:42176783

大小:290.50 KB

页数:25页

时间:2019-09-09

第七章3微机原理与接口技术_第1页
第七章3微机原理与接口技术_第2页
第七章3微机原理与接口技术_第3页
第七章3微机原理与接口技术_第4页
第七章3微机原理与接口技术_第5页
资源描述:

《第七章3微机原理与接口技术》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、7.3可编程串行接口82517.3.1串行通信概述串行通信:将数据分解成二进制位用一条信号线,一位一位顺序传送的方式串行通信的优势:用于通信的线路少,因而在远距离通信时可以极大地降低成本串行通信适合于远距离数据传送,也常用于速度要求不高的近距离数据传送PC系列机上有两个串行异步通信接口、键盘、鼠标器与主机间采用串行数据传送1.串行通信接口的基本任务⑴实现数据格式化⑵进行串—并转换⑶控制数据传输速率⑷进行错误检测⑸进行TTL与EIA电平转换⑹提供EIA-RS-232C接口标准所要求的信号线2.串行通信接口的组成串行接口是通过系统总线和C

2、PU相连,串行接口部件的典型结构如下图所示。主要由控制寄存器、状态寄存器、数据输入寄存器和数据输出寄存器4部分组成。3.串行通信的有关概念⑴发送时钟和接收时钟把二进制数据序列称为比特组,由发送器发送到传输线上,再由接收器从传输线上接收。发送时钟:串行数据的发送由发送时钟控制数据发送过程是:把并行的数据序列送入移位寄存器,然后通过移位寄存器由发送时钟触发进行移位输出,数据位的时间间隔可由发送时钟周期来划分。接收时钟:串行数据的接收是由接收时钟来检测数据接收过程是:传输线上送来的串行数据序列由接收时钟作为移位寄存器的触发脉冲,逐位打入移位

3、寄存器。接收过程就是将串行数据序列,逐位移入移位寄存器后组成并行数据序列的过程。⑵DTE和DCE①数据终端设备(简称DTE):是对属于用户所有联网设备和工作站的统称,它们是数据的源或目的或者既是源又是目的。例如:数据输入/输出设备,通信处理机或各种大、中、小型计算机等。②数据电路终端设备或数据通信设备(简称DCE):DCE是对网络设备的统称,该设备为用户设备提供入网的连接点。自动呼叫/应答设备、调制解调器Modem和其他一些中间设备均属DCE。⑶信道信道是传输信息所经过的通道,是连接2个DTE的线路,它包括传输介质和有关的中间设备。4

4、.串行通信中的工作方式单工工作方式半双工工作方式全双工工作方式传输制式全双工站A站B站A站B站A站B半双工单工5.同步通信和异步通信方式⑴同步通信方式同步通信方式的特点是:由一个统一的时钟控制发送方和接收方,若干字符组成一个信息组,字符要一个接着一个传送;没有字符时,也要发送专用的“空闲”字符或者是同步字符,因为同步传输时,要求必须连续传送字符,每个字符的位数要相同,中间不允许有间隔。⑵异步通信方式异步通信的特点是:字符是一帧一帧的传送,每一帧字符的传送靠起始位来同步。在数据传输过程中,传输线上允许有空字符。所谓异步通信,是指通信中两

5、个字符的时间间隔是不固定的,而在同一字符中的两个相邻代码间的时间间隔是固定的通信。异步通信中发送方和接收方的时钟频率也不要求完全一样,但不能超过一定的允许范围。6.通信中必须遵循的规定⑴字符格式的规定通信中,传输字符的格式要按规定写,下图是异步通信的字符格式。在异步传输方式每个字符在传送时,前面必须加一个起始位,后面必须加停止位来结束,停止位可以为1位,1.5位,2位。奇、偶校验位可以加也可以不加。1/00011…15-8位数据位1/0停止位或空闲位1…1起始位奇偶校验第n个字符空闲位第n+1个字符低位高位⑵比特率、波特率(baudr

6、ate)①比特率:比特率作为串行传输中数据传输速度的测量单位,用每秒传输的二进制数的位数bit/s(位/秒)来表示。②波特率:波特率是用来描述每秒钟内发生二进制信号的事件数,用来表示一个二进制数据位的持续时间。7.调制解调器调制(Modulating)把数字信号转换为电话线路传送的模拟信号解调(Demodulating)将电话线路的模拟信号转换为数字信号调制解调器MODEM具有调制和解调功能的器件合制在一个装置7.3.28251的外部引线及内部结构8251实现了起止式串行通信协议,支持全双工通信通信字符可选择数据位为5~8位停止位1、

7、1.5或2位可进行奇偶校验具有奇偶、帧和溢出错误检测电路8251支持的数据传输速率为0~19.2bps数据总线缓冲器读/写控制逻辑电路调制解调电路发送缓冲器并/串转换发送控制电路接收缓冲器串/并转换接收控制电路内部总线D0~D7RESETCLKC/DRDWRCSDSRDTRCTSRTSTXDTXRDYTXETXCRXDRXRDYRXCSYNDETOOOOOOO1.8251的内部结构及性能⑴数据总线缓冲器数据总线缓冲器通过8位数据线D7~D0和CPU的数据总线相连,负责把接收口接收到的信息送给CPU,或把CPU发来的信息送给发送口。⑵读

8、/写控制逻辑读/写控制逻辑接收与读/写有关的控制信号⑶发送缓冲器与发送控制电路发送缓冲器包括发送移位寄存器和数据输出寄存器,发送移位寄存器通过8251芯片的TxD管脚将串行数据发送出去。⑷接收缓冲器与接收控制电路接收缓冲

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。