EDA技术与CPLDFPGA编程实验指导书

《EDA技术与CPLDFPGA编程实验指导书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、附录实验指导第一部分实验系统介绍木系统主要由CPLD主芯片（或适配器）和外围的输入输出外设构成，CPLD主芯片的所有用户可用I/O口均没有固定接入，而仅以插孔的形式存在，因此用户在设计时，可根据需要定义管脚。（一）EPM7128S适配器说明坏绕适配器的圆插空是将芯片所有的对川插孔直接引出，插空旁的数字/标号就是芯片上被外连的管脚号（即pinnumber）0用八可根据适配划分后的结果，总接用连线将对应管脚号的插孔同所选外设的接口插孔相连。以下是管脚说明。引岀接线端口标号对应EPM7128S的引脚号(pinnumber)电特性备注

2、Pin12〜31适配器左侧Pin12〜3115个I/O可编程输入瀚出Pin33〜52适配器下侧Pin33〜5216个I/O可编程输入/输出Pin54〜74适配器右侧Pin54〜7416个I/O可编程输入/输出Pinl2〜314〜11适配器上侧Pin12〜314〜1113个I/O可编程输入/输出CLK1适配器左上方83CLK1全局时钟输入CLK2适配器左上方2CLK2全局吋钟输入CLRn适配器左上方1RESET全局清零输入OEln适配器左上方840E全局使能输入（二）吋钟源六路单独时钟，按频率范围高低排列为：CLKO>CLK1>

3、CLK2=CLK4>CLK3=CLK5,其屮CLKO、CLK1直接对4M晶振进行分频，CLK2、CLK3、CLK4、CLK5经过两级分频，第一级为JPCK跳线排；第二级在相应的同标号的跳线排上。输出信号名称调节对象频率可调范围JPCK0匸4M1跳线排f^4M/242f=4M/253JPCKf=4M/264f=4M/275f=4M/28CLK跳线排0CLK0fMM〜4M/281CLK1f=4M/28〜4M/2142CLK2f=JPCK〜JPCK/2*3CLK3匸JPCK〜JPCK/2爼4CLK4f^JPCK/28〜JPCK/21

4、45CIK5f=JPCK/28〜JPCK/2】4（三）普通输入输出器件接口主要为开关、LED灯。1、按键开关：不按为“1”，按下为“0”。2、拨码开关：拨上为T,拨下为“0”。3、LED灯：输入高电平亮、输入低电平灭。（四）扫描类接口外设1、8位七段数码管共阴极数码管，字形输入为a、b、c、d、e、f、g、Dpo对应标准数码管的七个段位和一个小数点，高电平有效。［SEL2,SEL1,SELO］译码后确定哪一位数码管被点亮;若同时显示，只盂要产生［SEL2,SEL1,SELO］信号的时钟足够快（＞100Hz）。英操作类似于向8*

5、8bit存储器中写数据。2、16*16LED点阵（1）［L0-L15］对应点阵的行输入、高电平有效。（2）［SEL3,SEL2,SEL1,SELO］译码后为点阵列选通，决定哪一列被点亮。若同时显示,只要产生循环地址信号的时钟足够快。其操作类似于向16*16bit存储器中写数据。（五）EEPROM（2864）D0〜D7：EEPROM数据端A0〜A12:地址输入端/WE:写使能，“0”冇效/0E:读使能，“0”有效/CE:片选第二部分实验安排实验一MAX+PLUSII软件的使用一、实验目的：1、学习VHDL语言的基本指令及编程方法

6、。2、熟悉在PC机上运川MAX+PLUSII软件和EPLD进行电路设计的设计和仿真过程。二、实验设备:PC机三、实验原理1、软件操作方法见第五章。2、组合逻辑电路的设计。（1）原理图输入法。写出2・4译码器的真值表，根据真值表，从Prim库中调出元件做出电路原理图。（2）VHDL输入法。程序应包括库说明语句、实体说明、构造体说明，可用IF语句（述可选用其它语句）语句实现2・4译码器。3、时序逻辑电路的设计。（1）原理图输入法。参照数字逻辑电路屮学到的知识，时序逻辑电路的设计分为以下几步：働出状态转换图：状态分配和化简：列出状态

7、方程和输出方程；选择触发器（例：选择D触发器，Prim库中的DFF）,做电路原理图。之后按照第五章的步骤进行编译和仿真。（2）VHDL输入法。画出状态转换图，用VHDL语言描述该状态机，之后按照第五章的步骤进行编译和仿真。四、实验内容：1、设计一个2・4译码器，并验证其功能。（1）用原理图输入法设计，并仿真设计结果。（2）用VHDL语言进行设计，并仿真设计结果。2、设计一个串行数据检测器，并验证设计结果。要求：连续输入三个或三个以上的1时，输出为1,在其它输入情况下，输出为0。（1）用原理图输入法设计，并仿真设计结果。（2）用

8、VHDL语言进行设计，并仿真设计结果。五、实验报告要求：1、画出设计原理图及仿真结果。2、写出VHDL语言源程序，并画出仿真得到的时序波形图。3、写出2・4译码器除采用IF语句外，还可采用什么语句实现。4、写出对两种硬件设计输入方法的优略心得。实验二组合逻辑电路的设计一、实验