Linear-Regulator_Topologies

Linear-Regulator_Topologies

ID:41190914

大小:500.58 KB

页数:17页

时间:2019-08-18

Linear-Regulator_Topologies_第1页
Linear-Regulator_Topologies_第2页
Linear-Regulator_Topologies_第3页
Linear-Regulator_Topologies_第4页
Linear-Regulator_Topologies_第5页
资源描述:

《Linear-Regulator_Topologies》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、Linear-RegulatorTopologies尽管开关稳压器日益流行,但是线性稳压器仍然主宰了市场销量。这些稳压器廉价且易于使用,在任何一个地方都能找到。即便这样,了解不同类型的线性稳压器之间的差别仍然是最佳使用这些普遍存在器件的关键。6-1Linear-RegulatorOperationVINVOUTPASSTRANSISTORR1ERRORCINAMPCOUTRLOADVREFR2•VoltagefeedbacksamplestheoutputR1andR2maybeinternal

2、orexternal•Feedbackcontrolspasstransistor’scurrenttotheload每个线性稳压器所使用的结构均与上图类似。各种线性稳压器拓扑结构的主要区别在于其所使用的具体传输晶体管不同。它们影响着下列重要性能指标:最小电压差:确保线性稳压器的输出在调节范围之内所需的最小电压差值,它取决于负载电流和温度。值得注意的是,当输入电压接近压差点时,稳压器(PSRR、负载以及线性调整率)的电气性能降级。在压差或非常接近压差工作时,线性稳压器性能较差。接地引脚电流:接地

3、引脚电流(有时也被称为静态电流或是无负载电流)是指器件所用而不流向负载的电流。其测量是从接地引脚流出的电流。术语“静态电流”通常指当稳压器没有驱动负载(或是处于等待模式)时的接地电流。电源波纹抑制(PSRR):该指标说明输入端的多少噪声在到达输出端以前,被稳压器控制回路过滤掉。一般情况下,较宽的增益带宽意味着较佳的PSRR。在一些蜂窝电话应用中,由于需要800Hz的传输脉冲串,如果1kHz频率周围PSRR值非常高,则非常有用。带宽噪声:它是指特定频率范围内的全部噪声能量。它越低越好,而且锁相环(

4、PLL)和敏感的模拟电路都需要低噪声。低Iq稳压器的噪声较高,这是因为其参考节点的噪声较高,而且促成主要噪声元件。一些LDO稳压器,通过将内部参考节点与封装引脚连接起来获得较低的噪声,通过增加旁路电容来降低参考噪声。稳定性需求:不同传输晶体管对回路交流特性的影响不同,因此其补偿也不尽相同。为了保证稳定性优于NPN稳压器,LDO稳压器一般具有更多的限制性要求。6-2Linear-RegulatorTopologiesV=2V+VVDO=VBE+VSATDOBESATVINVOUTVINVOUTVO

5、LTAGEVOLTAGECONTROLCONTROLGNDGNDNPNDARLINGTONNPNQUASI-LDOV=VVDO=RONXILOADDOSATVINVOUTVINVOUTP-FETVOLTAGEVOLTAGECONTROLCONTROLGNDGNDPNPLDOP-FETLDO4种稳压器的关键区别在于其传输晶体管结构:1)NPN达林顿稳压器利用一个由PNP驱动的NPN达林顿传输晶体管作为其传输器件。它需要来自误差放大器的非常小的驱动电流来处理大载荷电流,但它要求的输入-输出的最小压降

6、值最高(2~2.5V)。由于传输晶体管的基电流“贡献”给载荷电流,因此接地电流非常低;这是第一个三端可调稳压器(其负载额定电流为几安培)设计通过的关键因素。NPN稳压器的回路带宽接近或超过1MHz。2)PNP低压差(PNPLDO)稳压器的传输晶体管更为简单,包括一个由二级低电流NPN驱动的PNP。其压差就是PNP晶体管饱和电压,根据负载电流和晶体管特性,其值从50mV到800mV不等。但是,它需要一个较高的接地引脚电流(等于负载电流除以PNP的β值)。接地引脚电流高(导致功率损耗)是PNP-LD

7、O设计的一个重要缺陷。PNP-LDO稳压器的回路带宽通常在数百KHz。3)NPN准LDO稳压器利用一个非达林顿结构的NPN作为主要传输晶体管,由PNP提供驱动。由于单独NPN的电流增益通常要高于PNP,因此该稳压器的电流增益要比传统的PNPLDO要高,且负载调节更佳、接地引脚电流更低,但还是稍逊于标准的NPN达林顿稳压器。由于在传输器件中只用一个NPN而非达林顿,因此准LDO的压降仅为VCESAT与VBE的和(约1~1.5伏)。P沟道CMOS低压差稳压器(P-FETCMOSLDO)与PNPLDO

8、非常类似,但是P-PET并不需要大量的接地引脚电流。该设计的缺陷在于最小VIN的范围受到P-PET的限制,且需要注意大的门电容,以保持回路稳定。P-FETLDO稳压器的回路带宽通常在数百KHz。6-3PNP-LDOLinearRegulator50-500mVVINQ1VOUTQ2IGNDVREFPNP-LDOLP3879•Lowdrop-outvoltage(VSATofPNP)•Highergroundpincurrent(loaddependent)•Requiresoutputcapac

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
相关文章
更多
相关标签