I2C总线结构及工作原理小结

《I2C总线结构及工作原理小结》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、I2C总线结构及工作原理小结I2C总线的一般应用特性I2C总线系统中，带有I2C总线的单片机，其I2C总线输入输出口的电器结构、相关的特殊功能寄存器（SFR）设置以及所提供的标准程序模块，为用户掌握I2C总线的系统设计和应用软件的编制带来极大的方便。I2C总线的串行数据传送与一般UART的串行数据传送无论从借口电器特性、传送状态管理以及程序编制特点都有很大的不同，了解这些特点十分重要。1．二线传输。I2C总线上所有的节点，如主器件（单片机，微处理器）、外围器件、借口模块等都连到同名端的SDA、SCL上。2．系统中有多个主器件时，这些器件都可作总线的主控制器（无中心主机），I2C总线工作时任何

2、一个主件都可成为主控制器，多机竞争时的时钟同步与总线仲裁都由硬件与标准软件模块自动完成，无须用户介入。3．I2C总线传输时，采用状态码的管理方法。对应于总线数据传输时的任何一种状态，在状态寄存器中会出现相应的状态码，并且会自动进入响应的状态处理程序中进行自动处理，无须用户介入，用户只须将Philips公司提供的标准状态处理器一定的空间即可。4.系统中所有外围器件及模块采用器件地址及引脚地址的编码方法。系统中主控制器对任何节点的寻址采用纯软件寻址方法，避免了片选线的先连方法。系统中若有地址编码冲突可通过改变地址引脚的电平设置来解决。5.所有带I2C接口的外围器件都具有应答功能。片内有多少单元地

3、址时，读数据、写时都有地址自动加1功能。这样，在I2C总线对某一器件读写多个字节时很容易实现自动操作，即准备好读、写入口条件后，只须启动I2C总线就可自动完成n个字节的读、写操作。6.I2C总线电器接口为开漏晶体管组成，开路输出没有找到电源的钳位二级管，而连到I2C总线的每个器件上，其自身的电源可以独立（但须工地），总线上各个节点可在系统带电情况下接入或撤出。I2C总线系统中的几个名词、术语I2C总线系统的结构十分灵活。系统中除了可以挂接带有I2C总线接口的单片机、外围器件外，通过I2C总线扩展器PCD8584可以挂接不带I2C总线接口的单片机、微处理器。通过外围器件可以扩展许多通用外设借口

4、模块。I2C总线系统构成、总线系统中数据传送时的有关名词、术语规范如下：I2C总线系统中硬件构成的节点I2C总线系统中每个带有I2C总线接口或I2C总线扩展接口的器件或模块，接入I2C总线中均构成一个I2C总线节点，所有节点之间除公共电源及地外只通过SDA/SCK相连。由于接入器件的不同，总线中的节点可分为主器件节点和外围器件节点。主器件节点：系统中由单片机或微处理机构成的节点，这些节点能对I2C总线实现主动控制。外围器件节点：系统中由不含CPU的外围器件构成的节点。由于不含CPU，这些节点无法实现对I2C总线的主动控制。I2C总线工作时的控制器主控器：I2C总线工作时，任何一个主器节点都能

5、对总线实现控制，当某个主器件节点控制了总线时，称为主控器。主控器完成一次传输过程的初始化、发送时钟信号及传输终止信号。被控器：被控器寻址的器件称为被控器。I2C总线系统中，主器件可作为主控器也可作为被控器，而外围器件只能作为被控器。数据传输中的接受/发送器I2C总线系统中用发送器与接收器来表明数据传输的发送方与接收方。发送器：总线上发送数据的器件。接收器：总线上接收数据的器件。I2C总线上的所有节点都可以成为发送器或接收器。主竞争中的仲裁与同步在I2C总线系统中可以有多个主器件节点。如果某些主器件节点在运行时都企图控制总线，则形成多主竞争状态，I2C总线系统可保证多个主器件节点企图控制总线时

6、不会丢失信息。在总线竞争过程中进行总线控制权的仲裁和时钟同步，仲裁结果只允许其中一个主器件继续战局总线。多主竞争：多个主器件节点同时企图控制总线。在多主主状态下总线信息不会丢失。仲裁：在多主竞争状态时的裁决过程。裁决的结果只允许其中一个主器节点成为主控器继续占据总线。仲裁过程中总线上数据不丢失。同步；多主竞争状态下将参与竞争的主器件的时钟信号进行同步处理。I2C总线的基本原理I2C总线的时钟线SCL和数据线SDA都是双向传输线。总线备用时SDA和SCL都必须保持高电平状态，只有关闭I2C总线时才使SCL钳位在低电平。在标准I2C模式下数据传送速率可达100kbit/s，高速模式下可达400k

7、bit/s。总线的驱动能力受总线电容限制，不加驱动扩展时驱动能力为400pF。I2C总线的接口电路为了能使总线上所有电路的输出能实现“线与”的逻辑功能，各个I2C总线的接口电路的输出端必须是漏极开路或集电极开路结构，如图1所示。输出端必须接上拉电阻。图1I2C总线接口电路结构I2C总线的信号及时序定义在I2C总线上每传输一位数据都有一个时钟脉冲相对应，其逻辑“0”和“1”的信号电平取决于该节点的正端电源VDD