本科生期末试卷 二

《本科生期末试卷 二》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、本科生期末试卷二一．选择题（每小题1分，共10分）1六七十年代，在美国的___D___州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。A马萨诸塞，硅矿产地，通用计算机B加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是____C__。A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3定点16位字长的字，采用2的补码形式表示时,一个字

2、所能表示的整数范围是___A___。A-215~+（215-1）B-（215–1）~+（215–1）C-（215+1）~+215D-215~+2154某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为___D___。A64，16B16，64C64，8D16，16。5交叉存贮器实质上是一种__A____存贮器，它能_____执行______独立的读写操作。A模块式，并行，多个B模块式串行，多个C整体式，并行，一个D整体式，串行，多个6用某个寄存器中操作数的寻址方式称为___C___寻址。A直接B间接C寄存器直接D寄存器间接7流水CPU是由一系列叫做“段”的

3、处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU___A___。A具备同等水平的吞吐能力B不具备同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力8描述PCI总线中基本概念不正确的句子是___C___。AHOST总线不仅连接主存，还可以连接多个CPUBPCI总线体系中有三种桥，它们都是PCI设备C以桥连接实现的PCI总线结构不允许许多条总线并行工作D桥的作用可使所有的存取都按CPU的需要出现在总线上9计算机的外围设备是指___D___。A输入/输出设备B外存储器C远程通信设备D除了CPU和内存以外的其它设备10中断向量地址是：___

4、C___。A子程序入口地址B中断服务例行程序入口地址C中断服务例行程序入口地址的指示器D中断返回地址二.填空题（每题3分，共15分）1为了运算器的A.___高速性__，采用了B.__先行___进位，C.___.阵列__乘除法和流水线等并行措施。2相联存储器不按地址而是按A.____内容__访问的存储器，在cache中用来存放B.4____行地址表__，在虚拟存储器中用来存放C.__页表和段表____。3硬布线控制器的设计方法是：先画出A.___指令周期___流程图，再利用B.__布尔代数____写出综合逻辑表达式，然后用C.___门电路、触发器或可编程逻辑___等器件实现。

5、4磁表面存储器主要技术指标有A.__存储密度____，B.__存储容量____，C.___平均存取时间___，和数据传输率。5DMA控制器按其A.___组成结构___结构，分为B.___选择___型和C.____多路__型两种。三、（9分）求证：[X]补+[Y]补=[X+Y]补（mod2）解：（1）x>0,y>0,则x+y>0[X]补+[Y]补=x+y=[X+Y]补（mod2）(2)x>0,y<0,则x+y>0或x+y<0因为[X]补=x,[Y]补=2+y所以[X]补+[Y]补=x+2+y=2+（x+y）当x+y>0时，2+(x+y)>2，进位2必丢失，又因(x+y)>0,

6、所以[X]补+[Y]补=x+y=[X+Y]补（mod2）当x+y<0时，2+(x+y)<2，又因(x+y)<0,所以[X]补+[Y]补=x+y=[X+Y]补（mod2）（3）x<0,y>0,则x+y>0或x+y<0这种情况和第2种情况一样，把x和y的位置对调即得证。（4）x<0,y<0,则x+y<0因为[X]补=2+x,[Y]补=2+y所以[X]补+[Y]补=2+x+2+y=2+（2+x+y）上式第二部分一定是小于2大于1的数，进位2必丢失，又因（x+y）<0所以[X]补+[Y]补=2+（x+y）=[X+Y]补（mod2）四、（9分）某计算机字长32位，有16个通用寄存器，

7、主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：3126252221181716150OP目标源XD寻址模式定义如下：X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定X=01直接寻址有效地址E=(D)X=10变址寻址有效地址E=(Rx)＋DX=11相对寻址有效地址E=（PC）＋D其中Rx为变址寄存器（10位），PC