资源描述：
《基于fpga的isd语音芯片的设计开发》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、电子工程师微电子与基础产品Vol.28No.52002X基于FPGA的ISD语音芯片的设计开发DesignofISDBasedonFPGATechnology四川大学物理科学与技术学院(成都610064)高博李晶莹龚敏【摘要】简述了ISD语音芯片,重点介绍了基于现场可编程门阵列(FPGA)开发设计ISD语音芯片的实现方法。关键词:FPGA,VerilogHDL,层次设计方法,直接地址操作【Abstract】Inthispaper,ISDchipisbrieflyrelatedandamethodtodes
2、igntheISDchipusingFPGAisemphaticallyproposed.Keywords:FPGA,VerilogHDL,hierarchy,directaddressISD芯片的地址以信息段为基本组成单元,只1引言要在分段录、放音操作前(不少于300ns),给地址FPGA(现场可编程门阵列)的出现,改变了数A0～A9赋值,录音及放音功能均会从设定的起始字系统设计方法、增强了设计的灵活性,同时,在基地址开始,录音结束由停止键操作决定,芯片内部自于芯片的设计中可以减少芯片数量,缩小系统体积
3、,动在该段的结束位置插入结束标志(EOM);而放音降低能源消耗,提高系统的性能指标和可靠性,在实时芯片遇到EOM标志即自动停止放音。时监控方面有广泛的应用。3硬件构成及实现方案ISD语音芯片采用DAST(直接模拟存储技术),直接存储模拟信号,因而减少了失真,提高了利用FPGA的可编程特性实现对ISD2560芯录、放音质量,本文所用的ISD2560系列具有抗断片的直接地址操作,从而实现按地址位录音、放音的电、音质好、使用方便、录放时间长等优点。然而,在功能,提高芯片存储空间的利用率,并能自由选择存产品应用中
4、,大多数系统只利用了ISD芯片提供的储地址;本文选择XILINX(全球最大的可编程器件无需地址的工作模式(共有6种),这些操作模式实供应商)的SpartanXL系列芯片,利用Verilog时性差、地址控制精度不高、操作不灵活。本文从另HDL语言编程设计,采用层次设计方法实现。一个角度论述了基于FPGA的ISD语音芯片的设VerilogHDL是一种硬件描述语言,用于从算计开发。法级、门级到开关级的多种抽象设计层次的数字系统建模。数字系统能够按层次描述,并可在相同描述2ISD语音芯片中显式地进行时序建模。IS
5、D语音芯片目前有ISD1000、ISD1100、3.1设计思路ISD1200ö1400、ISD2500、ISD3340和ISD4000系ISD2560芯片存储时间是60秒,内部有480K列,本设计采用的是2500系列中的ISD2560芯片。字节的EPROM存储单元,划分为600个地址单ISD2560具有10个地址输入端,寻址能力可达元,可以算出对于每一个地址单元的存储空间是1024位,前600个地址用于直接存取语音,地址600480K÷600=800字节,对应的录放时间是100ms;～767未使用,地址7
6、68～1024为工作模式选择用,同时,ISD2560内部的地址位从0～599对应这600因此最多能分600段;设有OVF(溢出)端,便于多个地址单元,其它地址位则在操作模式或按键模式个器件级联;单片存储时间为60秒,直接存储模拟中使用。可见,芯片内部上下段之间在存储空间上不语音信号。连续,但在地址上具有连续性。所以,ISD芯片内部X收稿日期:2002—03—25·53·高博,等:基于FPGA的ISD语音芯片的设计开发的地址可采用定时计数器的方法获得,并可采用直data1);接地址法提取此地址段,实现实时控
7、制、自由存储。inputaddr;inputplay;3.2系统总体结构设计(顶层设计)input〔3:0〕addr1;基于FPGA的ISD2560语音芯片的设计开发input〔9:0〕result;主要完成两个功能:(1)触发或停止FPGA内部定output〔9:0〕dataout;时计数器计数,并将计数结果存入FPGA的内部存output〔9:0〕data1;储器中;(2)利用直接地址法,提取用于ISD芯片reg〔9:0〕data〔3:0〕;öö定义存储单元录、放音所需地址。reg〔3:0〕count
8、;本系统是基于XILINXFOUNDATION3.0reg〔9:0〕dataout;平台开发的,其框图如图1所示,其中:reg〔9:0〕data1;RECORD模块用于处理录音和停止录音的操always@(posedgeaddr)作,产生触发或停止定时计数器的信号以及录音时begindata〔count〕=result;öö存储地址信息;片选信号;count=count+1;TIME模块利用FPGA的内部时钟模块最高datao
