欢迎来到天天文库
浏览记录
ID:38898327
大小:730.50 KB
页数:75页
时间:2019-06-21
《《数字交换网络》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第四章数字交换网络§4.1数字交换原理§4.2T型时分接线器§4.3S型空分接线器§4.4数字交换网络1第四章数字交换网络§4.1数字交换原理§4.2T型时分接线器§4.3S型空分接线器§4.4数字交换网络2§4.1数字交换原理一、交换网络概念交换网络特指交换机内部能完成出入线上不同用户信息相互交换的接续网络;交换网络是交换机实现用户间信息动态传输交换的关键部件。根据交换机传输信号的不同,交换网络有多种形式:模拟交换网络:用机械式触点开关或半导体器件作为交换接点,用于交换模拟信号。信号有损耗,时延较大。已淘汰数字式交换网络:由数字
2、逻辑器件构成,用于完成数字PCM信号传输和交换的数字式网络。速度快,信号无损耗。3程控数字交换机的基本结构4二、知识回顾数字程控交换采用的是同步时分复用技术来传输用户信息;中继线的传输能力被分成若干时隙(TS:TimeSlot)提供给不同用户传输信息;不同用户信息位于不同中继线上的不同时隙,以PCM信号传输,每个时隙传输8bitPCM编码;PCM30/32路系统一帧共有32个时隙,其中TS0用来传帧同步信号,TS16传信令信号,剩下的TS1~TS15、TS17~TS31共30个时隙提供给用户作为30个可以共用的话路。一次群数据传输
3、速率为8000Hz×32×8bit=2.048Mbit/s,每个时隙作为提供给用户使用的通信信道,其数据传输速率为8000Hz×8bit=64Kbit/s。5三、功能分析0号入线的TS1时隙分配给A发话音,0号出线的TS1时隙分配给A收话音0号入线的TS2时隙分配给B发话音,0号出线的TS2时隙分配给B收话音1号入线的TS3时隙分配给C发话音,1号出线的TS3时隙分配给C收话音1号入线的TS1时隙分配给D发话音,1号出线的TS1时隙分配给D收话音2号入线的TS2时隙分配给E发话音,2号出线的TS2时隙分配给E收话音2号入线的TS3
4、时隙分配给F发话音,2号出线的TS3时隙分配给F收话音6三、功能分析AB间的交换必须完成同号线的不同时隙间的交换CE间和DF间的交换必须完成不同线且不同时隙间的交换数字交换网络必须能完成两种交换:时分交换和空分交换时分交换就是时隙交换,将话音从某个时隙搬移到另一个时隙,不涉及空间线路间的交换。空分交换就是在某一时隙将话音从某一编号的入线交换到另一编号的出线,不涉及时隙交换。7四、时分交换的原理如何实现“时隙交换”呢?答:可以用存储器暂存来实现时隙交换。顺序写入,延时控制读出。用来完成时隙交换功能的器件称为“T接线器”。8五、空分交
5、换的原理如何实现“空分交换”呢?答:可以用交叉矩阵来完成不同出入线的交换,控制不同的交叉点在不同的时隙闭合。用来完成空分交换功能的器件称为“S接线器”。9第四章数字交换网络§4.1数字交换原理§4.2T型时分接线器§4.3S型空分接线器§4.4数字交换网络10§4.2T型时分接线器一、T型时分接线器的基本结构T型时分接线器又称时间接线器(TimeSwitch),简称T接线器,用来实现时隙交换功能。它由话音存储器(SM:SpeechMemory)和控制存储器(CM:ControlMemory)组成,都是随机存储器(RAM)。话音存储
6、器用来存储抽样编码后的PCM话音信息,其容量即存储单元个数与输入复用线上的时隙数相同(32,128,256,512等),每一个存储单元可以存储8bit信息。控制存储器用来控制话音存储器的写入或读出地址,容量一般与SM相同,每个存储单元存储的是发话人的话音信息在SM中的存储地址,所以每个存储单元可以存储log2(N)bit信息,其中N为SM存储单元个数。11二、T接线器的控制方式T接线器的控制方式有两种:输出控制和输入控制输出控制:话音顺序写入SM,由CM控制读出SM中的内容,简称顺序写入,控制读出输入控制:话音在CM控制下写入SM
7、,顺序读出SM中内容,简称控制写入,顺序读出例:输入复用线上共有32个时隙(PCM30/32路系统),a要从TS1交换到TS8,b要从TS8交换到TS1,c要从TS2交换到TS15,分别要求用输出控制和输入控制方式的T接线器实现交换图示见下页12T接线器的控制方式原理图参时序图读地址顺序写地址顺序写入,控制读出A3~A7写地址顺序读地址控制写入,顺序读出A3~A713思考问题串并转换和并串转换?SM容量?CM容量?SM中内容何时写入?CM中内容何时写入?SM读写冲突?话音传输有延时吗?输入控制T接线器工作特点?输出控制T接线器工作
8、特点?14问题解答1.串并转换和并串转换?答:进入SM前,PCM数据要经过串并转换变成8位并行数据,因而进入SM时速率降为2.048Mb/s÷8=256Kb/s,SM和CM的读写周期都是1/(256×103)=3.9us;2.SM容量?答:因为复用
此文档下载收益归作者所有