资源描述：
《计算机组成原理第6章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、现代计算机组成原理潘明潘松编著科学出版社第6章16位CISCCPU设计6.1顶层系统设计6.1.116位CPU的组成结构图6-116位CPU结构框图6.1顶层系统设计6.1.2指令系统设计（1）单字指令1．指令格式表6-1单字节指令格式6.1顶层系统设计（2）双字指令表6-2双字指令格式表6-3双字节指令6.1顶层系统设计6.1.2指令系统设计2．指令操作码表6-4操作码功能表6.1顶层系统设计6.1.2指令系统设计2．指令操作码表6-5常用指令举例6.1顶层系统设计6.1.3顶层结构的VHDL设计1.CP
2、U元件的VHDL描述【例6-1】CPU_LIB.VHDlibraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_arith.all;packagecpu_libistypet_shiftis(shftpass,shl,shr,rotl,rotr);subtypet_aluisunsigned(3downto0);（接下页）6.1顶层系统设计6.1.3顶层结构的VHDL设计1.CPU元件的VHDL描述constantalupass:unsigned(3d
3、ownto0):="0000";constantandOp:unsigned(3downto0):="0001";constantorOp:unsigned(3downto0):="0010";constantnotOp:unsigned(3downto0):="0011";constantxorOp:unsigned(3downto0):="0100";constantplus:unsigned(3downto0):="0101";constantalusub:unsigned(3downto0):="0
4、110";constantinc:unsigned(3downto0):="0111";constantdec:unsigned(3downto0):="1000";constantzero:unsigned(3downto0):="1001";typet_compis(eq,neq,gt,gte,lt,lte);subtypet_regisstd_logic_vector(2downto0);typestateis(reset1,reset2,reset3,reset4,reset5,reset6,exe
5、cute,nop,load,store,move,load2,load3,load4,store2,store3,store4,move2,move3,move4,incPc,incPc2,incPc3,incPc4,incPc5,incPc6,loadPc,loadPc2,loadPc3,loadPc4,bgtI2,bgtI3,bgtI4,bgtI5,bgtI6,bgtI7,bgtI8,bgtI9,bgtI10,braI2,braI3,braI4,braI5,braI6,loadI2,loadI3,loa
6、dI4,loadI5,loadI6,inc2,inc3,inc4);subtypebit16isstd_logic_vector(15downto0);endcpu_lib;6.1顶层系统设计6.1.3顶层结构的VHDL设计1.CPU元件的VHDL描述【例6-2】top.vhdlibraryIEEE;useIEEE.std_logic_1164.all;usework.cpu_lib.all;entitytopisendtop;architecturebehaveoftopiscomponentmempor
7、t(addr:inbit16；sel,rw:instd_logic；ready:outstd_logic；data:inoutbit16)；endcomponent;componentcpuport(clock,reset,ready:instd_logic；addr:outbit16;rw,vma:outstd_logic；data:inoutbit16)；endcomponent;signaladdr,data:bit16；signalvma,rw,ready:std_logic；signalclock
8、,reset:std_logic:='0'；beginclock<=notclockafter50ns；reset<='1','0'after100ns；m1:memportmap(addr,vma,rw,ready,data)；u1:cpuportmap(clock,reset,ready,addr,rw,vma,data);endbehave;6.1顶层系统设计6.1.3顶层结构的VHDL设计2.顶层文件的原
