ch5 存储器与IO接口原理1

ch5 存储器与IO接口原理1

ID:38550183

大小:4.51 MB

页数:94页

时间:2019-06-14

ch5 存储器与IO接口原理1_第1页
ch5 存储器与IO接口原理1_第2页
ch5 存储器与IO接口原理1_第3页
ch5 存储器与IO接口原理1_第4页
ch5 存储器与IO接口原理1_第5页
资源描述:

《ch5 存储器与IO接口原理1》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2021/7/151嵌入式系统原理与应用技术袁志勇王景存章登义刘树波北京:北京航空航天大学出版社,2009.11PPT教学课件2021/7/15第5章存储器与I/O接口原理5.1存储器概述5.2存储系统机制5.3S3C2410存储系统5.4S3C2410I/O端口2021/7/155.1存储器概述5.1.1存储器基本概念5.1.2SRAM和DRAM5.1.3NORFLASH和NANDFLASH2021/7/1545.1.1存储器概述存储器的一般概念和分类按存取速度和在计算机系统中的地位存储器分为两大类:⑴主存储器:速度较快,

2、容量较小,价格较高,用于存储当前计算机运行所需要的程序和数据,可与CPU直接交换信息,习惯上称为主存,又称内存(内部存储器)。⑵辅存储器:速度较慢,容量较大,价格较低,用于存放计算机当前暂时不用的程序、数据或需要永久保持的信息,辅存又称外存(外部存储器)或海量存储器。外存要配备专门的设备才能完成对外存的读写。通常,将外存归入到计算机外设一类。2021/7/155内存(RAM+ROM):软盘:普通1.44M+可移动100MB磁盘硬盘:几十GB光盘CD-R、CD-R/W可擦写光盘(650MB左右)外存磁光盘MO:高密度、大容量、

3、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高(1.3GB~几个GB,今后目标1TB)存储器u盘(基于USB接口的电子盘)存储器分类主存储器的分类按存储功能分只读存储器(ROM)随机存储器(RAM)按制造工艺分双极性MOS型2021/7/157半导体存储器ROM静态RAM(SRAM)动态RAM(DRAM)RAM掩膜型ROM可编程ROM(PROM)紫外线可擦除可编程ROM(EPROM)电可擦除可编程ROM(EEPROM)组合RAM(IRAM)闪速存储器(FlashMemory)通常用于计算机的Cache主要用于计算

4、机的内存条将刷新电路与DRAM集成在一起主存储器的分类2021/7/158只读存储器分类:掩膜ROM:出厂后内部存储的数据不能改动,只能读出。PROM:可编程,只能写一次。EPROM:用紫外线擦除,擦除和编程时间较慢,次数也不宜多。E2PROM:电信号擦除,擦除和写入时需要加高电压脉冲,擦、写时间仍较长。快闪存储器(FlashMemory):吸收了EPROM结构简单,编程可靠的优点,又保留了E2PROM用隧道效应擦除的快捷特性,集成度可作得很高。只读存储器(ROM)2021/7/159优点:电路结构简单,断电后数据不丢失,具

5、有非易失性。缺点:只适用于存储固定数据的场合。电路结构ReadOnlyMemory2021/7/1510随机存储器(RAM)优点:读、写方便,使用灵活。缺点:一旦停电所存储的数据将随之丢失(易失性)。基本结构:地址译码器、存储矩阵和读写控制电路构成。RandomAccessMemory...2021/7/1511存储系统的层次结构1)存储器是用来存储信息的部件,是嵌入式系统硬件中的重要组成部分。在复杂的嵌入式系统中,存储器系统的组织结构按作用可以划分为4级:①寄存器;②cache;③主存储器;④辅助存储器;寄存器cache

6、主存储器DRAM辅助存储器FALSHROM磁盘访问速度快慢容量大小存储系统的层次结构越靠近CPU的存储器速度越快而容量越小2021/7/1512CPUCache主存储器辅助存储器大容量存储器外存储器内存储器2021/7/15131、RAM:随机存取存储器2、SRAM:静态随机存储器3、DRAM:动态随机存储器1)SRAM读/写速度比DRAM读/写速度快;2)SRAM比DRAM功耗大;3)DRAM的集成度可以做得更大,则其存储器容量更大;4)DRAM需要周期性的刷新,而SRAM不需要5.1.2SRAM和DRAM静态RAM的结构

7、2021/7/1514地址反相器X译码器驱动器32×32=1024存储单元I/O电路Y译码器地址反相器输出驱动控制电路A0A1A2A3A4A5A6A7A8A9读/写CS输入输出1231321231321﹍﹍﹍﹍32123132由存储矩阵,地址译码器,控制逻辑和三态数据缓冲器组成。典型SRAM芯片1)各SRAM芯片的引脚信号基本相同。2)其存储容量不同,则地址线的根数不同;3)其存储位数不同,则数据线的根数不同。2021/7/1515SRAM工作过程1)读出:地址线A10~A0送来的地址信号经译码后选中一个存储单元(其中有

8、8个存储位),由CS、OE、WE构成读出逻辑(CS=0,OE=0,WE=1),打开右面的8个三态门,被选中单元的8位数据经I/O电路和三态门送到D7~D0输出。2)写入:地址选中某一存储单元的方法和读出时相同,不过这时CS=0,OE=1,WE=0,打开左边的三态门,从D7~D0端输入的数据

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。