欢迎来到天天文库
浏览记录
ID:37956516
大小:1.86 MB
页数:25页
时间:2019-06-03
《Subc的全定制设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、《VLSI设计》全定制设计实验报告Subc的全定制设计姓名:殷富有学号:GS12062448国防科技大学计算机学院2013年6月3日1.功能与结构设计1.1、SUBC的功能Description:subtractsrc2fromsrc1.Ifresultisgreaterthanorequaltozero,leftshiftresultandadd1toit.Placetheresultindst.Thisstepiscommonlyusedindivision.Execution:if(cond){if(src1-src2>=
2、0)((src1-src2)<<1)+1→dstelsesrc1<<1→dst}elsenopExample:图1.0subc指令运算实例1.2、总体设计结构CondSrc1[31:0]HighestBitDSrc2[31:0]+at[0]0低31位0Dst[31:0]Dat[31:1]11低31位图1.1subc结构图图1.2FrameofTopofSubcSUBC指令的实现需要用到加法器和数据选择器,通过两个操作数相加得到的最高位判断选择哪个数据,若(src1-src2)的最高位为0,则选(src1-src2)的低31位连接
3、到dst[31:1],(src1-src2)的最高位取反连接到dst[0];否则,选src1的低31位连接到dst[31:1],(src1-src2)的最高位取反连接到dst[0],这样可以巧妙的隐含了移位、加1操作。当cond为1时执行操作,否则,执行空操作。2.电路图设计2.1、32加法器设计2.1.1、加法器设计原理设一个n位的加法器的第i位输入为ai、bi、ci,输出si和ci+1,其中ci是低位来的进位,ci+1(i=n-1,n-2,…,1,0)是向高位的进位,c0是整个加法器的进位输入,而cn是整个加法器的进位输出。
4、则si=ai⊕bi⊕ci式(2-1)ci+1=ai·bi+ci·(ai⊕bi)式(2-2)令:gi=ai·bi式(2-3)pi=ai⊕bi式(2-4)则:ci+1=gi+ci·pi式(2-5)只要ai·bi=1,就会产生向i+1位的进位,称g为进位产生函数;同样,只要ai⊕bi=1,就会把ci传递到i+1位,所以称p为进位传递函数。把式(3-5)展开得到:ci+1=gi+pigi-1+pipi-1gi-2+…+pipi-1…p1g0+pipi-1…p0c0式(2-6)随着位数的增加式(3-6)会加长,但总是保持三个逻辑级的深度,
5、因此形成进位的延迟是与位数无关的常数。一旦进位(c1-cn-1)算出以后,和也就可由式(3-1)得出。由于初次画版图,为了使版图结构相对简单一点,本设计采用的串行进位加法器。2.1.232位加法器结构Dst[3:0]Dst[7:4]Src1[3:0]Src1[31:28]4BitsSrc1[7:4]4Bits4BitsDst[31:28]Src2[3:0]CLASrc2[7:4]CLASrc2[31:28]CLAC32C0图2.032位加法器结构图(1)1Bits加法器原理图图2.11位加法器原理图(2)4bits加法器原理图图
6、2.24位加法器原理图(3)32bits加法器原理图图2.332位加法器原理图2.2、选择器电路2.2.1选择器设计原理数据选择器是指经过选择,把多个通道的数据传送到唯一的公共数据通道上去,实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关,其示意图如下:图2.4n位通道选择信号2.2.2选择器原理图(1)1bit二选一选择器图2.51bit二选一数据选择器(2)32bits二选一选择器图2.632bits二选一数据选择器2.2.3基本门电路(1)2输入或门原理图图2.7or2原理图(2)2输入异或门
7、原理图图2.8xor原理图(3)2输入与门原理图图2.9and2原理图(4)反相器原理图图2.10inv原理图3.功能验证3.1、验证流程invor2and2xor2addmux2subc图3.1验证流程3.2、功能模型提取的流程验证模型一般有两种方法:第一个是从schematic导出CDL网表,建立一个verilog模型,用nanosim做对比验证;第二个是直接从schematic导出verilog级代码,然后编写testbench用Nc_verilog对.v文件进行验证,本实验采用第二种方法。下面以inv的.v文件为例介绍提
8、取文件的流程:(a)打开schematic选择tool下的simulation如下图图3.2文件提取-step1(b)选中NC-Verilog弹出下图窗口图3.3文件提取-step2先后按图标和后在右上角显示网表提取成功。(c)然后在终端切换到sch目录下ls查
此文档下载收益归作者所有