欢迎来到天天文库
浏览记录
ID:37931938
大小:71.50 KB
页数:4页
时间:2019-06-03
《PLD、PLA、PAL及GAL》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、教学要求:了解PLD器件的描述方法和分类,了解PLD器件的基本结构,掌握可编程逻辑器件的基本工作原理和基本应用方法教学学时:4教学重点:PLD器件的基本结构,基本工作原理第十章可编程逻辑器件背景:以前学习了各种数字器件,如各种门电路、触发器、MSI计数器等,其逻辑功能固定不变。理论上用这些器件可以实现任何复杂的数字系统,但需要大量的芯片及芯片连接,且功耗大,体积大,可靠性差。而用PLD器件来设计一个数字系统,可以弥补上述缺陷。PLD的出现改变了传统的数字设计方法,用户通过定义器件内部的逻辑和输入输出引脚,将原来由电路板设计完成的大部分工作放在
2、芯片设计中进行,把一个数字系统集成在一片PLD器件上。由于引脚设计的灵活性,大大减轻了电路图设计和电路板设计的工作量和难度。可编程逻辑器件是实现数字系统设计的理想器件。PLD器件开发软件可根据设计需要自动进行逻辑电路设计输入、编译、逻辑划分、优化和模拟,得到一个满足设计要求的PLD编程数据(熔丝图文件.JED),逻辑功能模拟通过后,需将PLD编程数据下载道编程器,编程器将编程数据写入PLD器件。使PLD器件具有设计所要求的逻辑功能。10.1PLD的基本结构包含两个基本部分:一是逻辑阵列,由与阵列、或阵列和反向器构成,可实现任何组合逻辑。二是输
3、出单元或宏单元。设计者可以自己组配其输出结构,直接输出就是组合逻辑,通过寄存器输出可以实现时序逻辑。以“与/或”阵列为基础的包括四种基本类型:PROM(可编程只读存储器)、PLA(可编程逻辑阵列)、PAL(可编程阵列逻辑)、GAL(通用可编程阵列逻辑)。它们的区别在于哪个矩阵可编程和输出结构的形式。PLD器件“与”阵列“或”阵列输出PROM固定可编PLA可编可编PAL可编固定I/O可编GAL可编固定宏单元10.2PLD的表示方法(符号)PLD结构与通常的TTL有很大的不同,表示方法也不同。1)缓冲电路如图10.2.12)与门、或门及连接形式。
4、如图10.2.2,10.2.3。3)多路选择器。如图10.2.410.3PLD的分类10.3.1PLD的集成度分类:1)低密度PLD(LDPLD):以上四种以与或阵列为基础的器件。2)高密度PLD(HDPLD):CPLD(与GAL类似,只是密度增加)、FPGA(由逻辑功能块排列成阵列,并由可编程的内部连线连接这些功能块来实现一定的逻辑功能)10.3.2PLD的制造工艺分类1)一次性编程的PLD:采用熔丝工艺,如PROM、PLA、PAL。2)紫外线擦除的PLD。20~30分钟,几十次3)电擦除的PLD。10ms,上千次。10.1PLA1)基本结
5、构:如图10.4.1与、或阵列都可编程,未得到广泛应用。1)例题。如图10.4.210.2可编程阵列逻辑PAL具有可编程与阵列,和固定或阵列外(如图10.5.1),还有输出和反馈电路。根据输出和反馈电路的不同,PAL可以分成几种类型:专用输出结构、可编程输入/输出结构、寄存器输出结构和异或输出结构。1)专用输出结构,如图10.5.1,或门输出如图10.5.2,或非门输出或互补输出。2)可编程输入/输出结构如图10.5.3,具有三态输出缓冲器和反馈电路。说明:a、反馈缓冲器使三态输出反馈到与与阵列的输入端,构成简单的触发器,使输出具有记忆功能。
6、b、三态输出由第一个乘积项(控也称为专用乘积项)控制。当为1时,三态输出被选通,对应I/O引出端作输出使用,同时输出反馈到输入。当为0时,三态输出被禁止,对应I/O引出端作输入使用。优点:引出端配置灵活,可实现双向输入/输出功能,可以方便的设计编码器、译码器和数据选择器等。典型器件:PAL16L8,PAL20L10。其中16:最大输入端数;8:最大输出端数;L:组合输出低电平有效。3)寄存器输出结构如图10.5.4,在或门和三态输出之间增加一个DFF。说明:这类PAL器件具有记忆功能,且整个器件只有一个CP时钟控制,和一个输出使能信号OE输入
7、端,因而可构成同步时序逻辑电路,如:计数器,移位寄存器等。典型器件:PAK16R4、PAL16R6,PAL16R8。R:表示寄存器输出。4)异或输出结构如图10.5.5,在或阵列和输出部分增加一个异或门。说明:利用这类PAL可使一些计数器和数需逻辑电路的设计得到简化。典型器件:PAL20X4,PAL20X8,PAL20X10。X:表示异或输出。除此之外,还有算术选通反馈型,异步可编程寄存器输出结构,乘积项公用输出结构(PAL20S10),宏单元输出结构(PAL16V8)等。P:输出极性可编程;C:互补输出;RA:异步寄存器输出;MA:异步宏单
8、元输出。例:用PAL设计一个带使能输出的2/4线译码器。解:使能输入:`EN;译码地址输入:A1和A0;输出为:`Y0,`Y1,`Y2,`Y3。由真值表可知:`Y0
此文档下载收益归作者所有