ARM简介与ARM体系结构

ARM简介与ARM体系结构

ID:36437500

大小:2.06 MB

页数:46页

时间:2019-05-09

ARM简介与ARM体系结构_第1页
ARM简介与ARM体系结构_第2页
ARM简介与ARM体系结构_第3页
ARM简介与ARM体系结构_第4页
ARM简介与ARM体系结构_第5页
资源描述:

《ARM简介与ARM体系结构》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第十一章ARM简介与体系结构1OUTLINE11.1ARM简介11.2RISC体系结构11.3ARM编程模型11.4ARM开发工具基础11.5本章小结习题211.1ARM简介ARM公司简介将技术授权给其它芯片厂商形成各具特色的ARM芯片...3ARM处理器的应用当前主要应用于消费类电子领域约占32位嵌入式微处理器75%以上的市场份额全球80%的GSM/3G手机、99%的CDMA手机以及绝大多数PDA产品均采用ARM体系的处理器“掌上计算”相关的所有领域皆为其所主宰ARM技术正在逐步渗入到我们生活的各个方面4ARM体系结构ARM处理器为RISC芯片,简单的结构使得:ARM内核非常小器件的功

2、耗非常低具有经典RISC的特点为了清楚的表达每个ARM应用实例所使用的指令集,ARM公司定义了7种主要的ARM指令集体系结构版本,以版本号v1~v7表示v1-v3目前已废弃56ARM处理器核简介ARM公司开发了很多系列的ARM处理器核如:ARM7、ARM9、ARM10、ARM11等系列ARM6核以及更早的系列已很少见目前应用比较广泛的系列是:ARM7ARM9ARM9EARM10SecurCoreXscaleARM11Cortex7ARM7系列类型:ARM7TDMIARM7TDMI-SARM720TARM7EJARM9系列类型:ARM920TARM922TARM940T例如:ARM7、AR

3、M9系列微处理器8冯·诺依曼体系结构(ARM7)指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据29哈佛体系结构(ARM9以后)指令寄存器控制器数据通道输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据10ARM系列微处理器核特点ARM7ARM7TDMI:整数处理核ARM7TDMI处理器的可综合版本;ARM720T:带MMU的处理器核心,支持操作系统;ARM7EJ-S:带有DSP和JazelleTM技术,能够实现Java加速功能冯诺伊曼体系结构;ARMTDMI是目前应用最广的微处理器核ARM720

4、T带有MMU和8KB的指令数据混合cache;ARM7EJ-执行ARMv5TEJ指令,5级流水线,提供Java加速指令,没有存储器保护。ARM9ARM920T:带有独立的16KB数据和指令Cache;ARM922T:带有独立的8位KB数据和指令Cache;ARM940T–包括更小数据和指令Cache和一个MPU基于ARM9TDMI,带16位的Thumb指令集,增强代码密度最多到35%;在0.13µm工艺下最高性能可达到300MIPS(Dhrystone2.1测试标准);集成了数据和指令Cache;32位AMBA总线接口的MMU支持;可在0.18µm、0.15µm和0.13µm工艺的硅芯片

5、上实现。ARM系列简介11ARM9EARM926EJ-S:Jazelle技术,有MMU,可配置的数据和指令Cache,TCM接口;ARM946E-S:可配置的数据和指令Cache及TCM;ARM966E-S:针对要求高性能和低功耗的可预测的指令执行时间的硬实时应用设计ARM968E-S:最小、功耗最小的ARM9E系列处理器,针对嵌入式实时应用设计;ARM9E是针对微控制器、DSP和Java的单处理器解决方案;ARMJazelle技术提供8倍的Java加速性能(ARM926EJ-S);5-级整数流水线;在0.13µm工艺下最高性能可达到300MIPS(Dhrystone2.1测试标准);可

6、选择的 向量浮点单元VFP9协处理器指令优秀海浮点性能,对于3D图形加速和实时控制可达到215MFLOPS。高性能的AHB总线,带MMU可在0.18µm,0.15µm,0.13µm工艺的硅芯片上实现。ARM10EARM1020E:带DSP指令集,在片调试功能,独立的32KB数据和指令Cache,MMU支持;ARM1022E:与ARM1020E相同,只是独立的数据和指令Cache变为16KB;ARM1026EJ-S:同时具有MPU和MMU,可综合版本;带分支预测的6级整数流水线;在0.13µm工艺下最高性能可达到430MIPS(Dhrystone2.1测试标准);对于3D图形运算和实时控制

7、采用VFP协处理器,浮点运算性能最高可达650MFLOPS;双64位AMBA总线接口和64位内部总路线接口;优化的缓存结构提高了处理器访问低速存储器的性能;可在0.18µm,0.15µm,0.13µm工艺的硅芯片上实现12ARM11ARM11MPCore:可综合的多处理器核,1至4个处理器可配置;ARM1136J(F)-S:可配置的数据和指令Cache,可提供1.9位的MPEG4编码加速功能;ARM1156T2(F)-S:带集成浮点

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。