路由器中cicq交换结构研究与fpga实现

路由器中cicq交换结构研究与fpga实现

ID:35098396

大小:4.94 MB

页数:68页

时间:2019-03-17

路由器中cicq交换结构研究与fpga实现_第1页
路由器中cicq交换结构研究与fpga实现_第2页
路由器中cicq交换结构研究与fpga实现_第3页
路由器中cicq交换结构研究与fpga实现_第4页
路由器中cicq交换结构研究与fpga实现_第5页
资源描述:

《路由器中cicq交换结构研究与fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、请;乂葦Sou化ChinaUniversitofTechnoloygy硕±学位论文路由器中CICQ交换结构研究与FPGA实现作者姓名郭俊学科专业微电子学与固体电子学指导教师蔡敏教授所在学院电子与信息学院论文提交日期2016年4月J-TheResearchandFPGAImplementationofCICQSwitchingfabricinRouterADissertationSubmittedfortheDegreeofMasterCandidate:GuojunSupervisor:Prof.CaiMinSouth

2、ChinaUniversityofTechnologyGuangzhou,China分类号:TN4学校代号:10561学号:201320108142华南理工大学硕±学位论文?路由器中CICQ交换结构研究与FPGA实现*-作者姓名:郭俊指导教师姓名、职称:蔡敏教授^申请学位级别:工学硕±学科专业名称:微电子学与固体电子学研究方向:集城电路设计与系统集成论文提交日期《年々月3旧论文答辩日期兴八年巧《日学位授予单位:华南理工大学学位授予日期:年月曰答辩委员会成员:主虎委员:I一細刻發他输K?L?-华南理工大学

3、学位论文原创性声明本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加标注引用的内容外,本论文不包含任何其它个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体,均已在文中明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名、^:日期;卸的日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定,艮P:研究生在校攻读学位期间论文王作的知识产权单位属华南理工大学。学校有权保存并向国家有关部口或机构送交论文的复印件和电子版,允许学位或论文被查阅(除在保密期内

4、的保密论文外);学校可W公布学位论文的全部文部分内容,可允许采用影印、缩印或其它复制手段保存、汇编学位论。本人电子文档的内容和纸质论文的内容相一致。本学□位保论密文属于:团,在年解密后适用本授权书。木保密,同意在校园网上发布,供校内师生和与学校有共享协议的单位浏览;同意将本人学位论文提交中国学术期刊(光盘版)电子杂志社全文出版和编入CNK上I《中国知识资源总库》,传播学位论文的全部或部分内容。(请在W相应方框内打"V")J作者签名:日期:。/作各巧W指导教师签名:日期;乂4^為/巧瓜多摘要随着互联网应用不断扩大,互联网承载的业务,已由过去单纯

5、的数据业务向语言业务、视频业务、游戏业务等多方向发展。网络互连设备如核心路由器和大型交换机成为了互连网高速发展的关键设备。在交换机和路由器中,交换结构是其核心单元,决定了网络互连设备的性能。目前交换结构及交换结构的调度算法已成为热门研究课题。本文分析了现有交换结构的不足,采用APRR调度算法设计了带缓存的交叉开关交换结构(CICQ),设计了应用于路由器的可自定义寄存器总线,在Xilinx公司的FPGA平台上实现了该交换结构和寄存器总线。在交换结构输入端,采用虚拟输出队列消除了队头阻塞,降低了报文丢包率。采用温度计编码和反温度计编码,设计了交换结构的可编程优先级仲裁器。采用APRR调度算法

6、提高了交换结构在非均匀业务下吞吐率,应用二级流水线调度机制,降低了报文的转发时延。基于Virex-5芯片实现了8*8的带缓存交叉开关交换结构。仿真结果表明,报文可以按照端口信息在8us范围内从输入端口转发到输出端口。FPGA综合结果表明:该交换结构消耗了26008个Slice寄存器,占了Virex-5芯片资源的31%,消耗了18632个LUT,占Virex-5芯片资源的22%,消耗了96个RAM/FIFO单元,占总资源的32%。采用了自定义的寄存器总线协议,设计了具有一位控制线和一位串行数据线的寄存器总线;对寄存器总线传输的数据采用了帧头与帧尾校验方式,提高了数据传输的安全性;基于Vir

7、ex-5芯片实现了该寄存器总线。仿真结果表明,主控CPU能够正确读写接口板路由表。FPGA综合结果表明,该总线消耗的寄存器和查找表资源极少,不到芯片资源的1%。将CICQ交换结构和自定义总线应用于路由器中,并测试与分析了路由器的性能和功能。采用IXIA网络分析仪,对路由器进行了交换容量、链路速率、报文转发时延和丢包率的测试。测试结果表明:路由器交换容量大于10Gbps,链路速率大于1.5Gbps,-6转发时延小于25us,丢包率小于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。