基于fpga的soc设计与验证

《基于fpga的soc设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、密级：学校代码：10075分类号：学号：20141259工程硕士学位论文基于FPGA的SOC设计与验证学位申请人：赵宇乾导师：彭英才教授学位类别：工程硕士学科专业：集成电路工程授予单位：河北大学答辩日期：二〇一六年六月ClassifiedIndex:Code:10075U.D.CNO:20141259ADissertationfortheDegreeofM.ScienceAdesignandverificationofSOCbasedonFPGACandidate:ZhaoyuqianSupervisor:Prof.PengYing-caiTutor:Lect.ShiJian-yingA

2、cademicDegreeAppliedfor:MasterofEngineeringSpecialty:IntegratedCircuitEngineeringUniversity:HebeiUniversityDateofOralExamination:June,2016河北大学学位论文独创性声明：本人郑重声明所呈交的学位论文，是本人在导师指导下进行的研究工作？。＞尽我所知，非余了文中特别加＾１标注和致谢的地方外，及取得的研究成果［论文中不包含其他人已经发表或撰写的研究成果，也不包含为获得河北大学或其他教育机构的学位或证书所使用过的材料一。与我同工作的同志对本研究

3、所做的任何Ｉ贡献均已在论文中作了明确的说明并表示了致谢。日期私作者签名：：年＾月日学位论文使用授权声明本人完全了解河北大学有关保留、使用学位论文的规定：，即学校有权保留。并向国家有关部口或机构送交论文的复印件和电子版，允许论文被查阅和借阅、学校可公布论文的全部或部分内容，可Ｗ采用影印缩印或其他复制手段保存论文。本学位论文属于１、，在日解密后适用本。保密□年月授权声明＂２、不保密因。＂＂（请在上相应方格内打Ｖ）保护知识产权声明本人为申请測扶学学位所提交的题目为違导巧飾滿如Ｃ；铅渗拉的学位论文，是我个人在导师指导并与导师合作

4、下取得的研究成果，研究工作及取得的研究成果是在河北大学所提供的研究经费及导师的研究经费资助下完成的。本人完全了解并严格遵守中华人民共和国为保护知识产权所制定的各项法律、行政法规及河北大学的相关规定。本人声明如下：本论文的成果归河北大学所有，未经征得指导教师和河北大学的书面同意和授权，本人保证不任何形式公开和传播科研成果和科研工作内容。如果违反本声明，本人愿意承担相应法律责任。声明人；将杳＾日期；＞／《年＾月（１日作导者师镶签名名：為《葦日其巧：心／（年＿（月片日：香＾遠才日期；心；／（年＾月Ｋ日摘要摘要SOC(System-on-Chi

5、p)称为系统级芯片，也称为片上系统，是一个有专用功能的集成电路，它包括完整系统和嵌入软件。SOC可以充分利用已有的设计积累,显著地提高了ASIC的设计能力,因此发展非常迅速,引起了工业界和学术界的关注，SOC随之成为集成电路发展的必然趋势，因此准确高速的设计SOC的方法是SOC设计的迫切需要。首先，本论文介绍了FPGA的概念和组成部分，介绍了SOC和CPU的发展历程和发展前景，给出了SOC的设计背景和设计流程。其次，本论文针对自顶向下的设计一个SOC应用了一种准确的分析方法，即潜伏期分析方法，并且提出了一种高速的实现方法，即全流水线实现方法；并叙述了有限状态机理论；在设计过程中应用了TP

6、（TicksProcesscharts）图和SFM(SequentialMachineFlow)表的设计方法；应用这些理论方法完成了一个片上系统的架构设计，CPU的架构设计；完成CPU的指令系统设计，并对取指周期和路径，执行周期和路径，进行了精确的潜伏期分析；同时指令系统加入中断进入序列和中断返回指令RTI的潜伏期分析，给片上系统加入了中断功能。最后，论文采用verilogHDL语言进行片上系统和CPU各个模块的设计,板上系统SOB的架构设计和各个模块的设计，设计了流水灯和菲薄纳契序列（Fibonacci）的算法流程图,用汇编语言进行编写。Modelsim对流水灯和菲薄纳契序列（Fibo

7、nacci）进行仿真验证，然后将设计好的板上系统下板，流水灯的正常运行和菲薄纳契序列（Fibonacci）的正确运算证明设计的SOC的架构和CPU的指令系统是符合要求的，在流水灯运行的同时可以进行菲薄纳契序列（Fibonacci）的正确运算证明中断系统是符合要求的。关键词FPGACPU片上系统有限状态机IAbstractAbstractSOC(on-Chip-System)whichisknownasthesystemlevelch