混沌随机数发生器的设计

混沌随机数发生器的设计

ID:34616919

大小:506.69 KB

页数:7页

时间:2019-03-08

混沌随机数发生器的设计_第1页
混沌随机数发生器的设计_第2页
混沌随机数发生器的设计_第3页
混沌随机数发生器的设计_第4页
混沌随机数发生器的设计_第5页
资源描述:

《混沌随机数发生器的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第26卷第12期半导体学报Vol.26No.122005年12月CHINESEJOURNALOFSEMICONDUCTORSDec.,2005混沌随机数发生器的设计王云峰沈海斌严晓浪(浙江大学超大规模集成电路设计研究所,杭州310027)摘要:为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数

2、发生器已经在TSMC的0125μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.关键词:随机数发生器;混沌;MOS电容;开关电容EEACC:1265B;2570F;5230中图分类号:TN432文献标识码:A文章编号:025324177(2005)1222433207字CMOS工艺上进行流片.由于混沌的“蝴蝶效1引言应”,环境温度和电源电压的微小变化都会增加随机数的不确定性.文中所确定的控制参数留有了一定随着计算机技术的不断发展,许多领域都需要的裕

3、量,细小的工艺偏差不会影响随机数的性能,所用到随机数.特别是在加密领域,需要用不可预测的实现的系统仍然是混沌系统.随机数来保证信息的安全.目前计算能力正在迅速地被提高,所以基于某确定算法,由数字电路产生的2MOS电容的设计伪随机数已不能满足安全性要求.因此,如何通过硬件产生真正的不确定性是保证安全性的关键.一些2.1基本MOS电容直接或是间接地从电路中热噪声产生不确定性的方[1,2]案陆续被提出.但电路中热噪声的提取很复杂,如图1所示,当将标准n阱PMOS管的源极和因此这些方案的面积或是功耗特性差.非线性系统漏

4、极短接,则管子的栅极G和衬底B之间相当于一的混沌理论为设计随机数发生器提供了新的理论基个电容,可以用作电容的设计.其C2V特征曲线如[3,4]础和实现方法,电路的实现性能也优于基于热图2所示,栅极G和衬底B之间的电压VGB会直接噪声提取的方案.为了更好地实现混沌动力系统,获影响容值的变化,这是因为随着VGB的变化,MOS得高性能的随机数,这些方案都是由模拟电路来实管的栅极和衬底之间会形成积累层、耗尽层、反型层现.模拟电路中电容的设计通常采用平行板电容器,三个不同的状态.为了获得较好的线性电容,用作电即金属2氧化

5、层2金属电容器,需要额外的工艺工序,容设计的MOS管在电路工作时,应该工作在同一增加了流片成本,也不利于混沌随机数发生器(cha2个状态.由于本文设计的CRNG电路工作的时候,oticrandomnumbergenerator,CRNG)作为通用IP加在电容两端的电压变化范围是在±1105之间,因和其他数字电路集成,用于SOC的设计.本文采用此只能选取特征曲线上的耗尽区为工作区域,称之MOS电容进行电容设计,CRNG可以在标准的数为耗尽模式的MOS电容(depletionmodeMOSca2王云峰男,博士研究生

6、,现从事加密算法研究及其硬件实现.沈海斌男,副教授,现从事信息安全SOC设计.严晓浪男,教授,博士生导师,现主要从事超大规模集成电路设计、信息安全SOC设计和布线研究.2005204208收到,2005209210定稿Z2005中国电子学会2434半导体学报第26卷pacitor,DM2MOSCAP).从图2可以看出,这种标2ε0εSiqNBγ=(3)准连接DM2MOSCAP的工作电压范围不能满足要COX求.ε0εOXCOX=(4)tOX其中COX是MOS的单位面积栅电容.栅电容和耗尽层电容串联构成了DM2MO

7、SCAP,所以衬底和栅之间单位面积电容如(5)式所示-1-1111lDeplCGB=+=+(5)COXCDeplCOXε0εSi其中CDepl是耗尽层单位面积电容:lDepl是耗尽层的图1n阱PMOS电容厚度,其数学表达式为Fig.1CrosssectionofadepletionmodeMOSCAPε20εSi2

8、VGB-VFB

9、COXlDepl=1+-1(6)COXε0εSiqNB其中VFB为平带电压.由(5)和(6)式可得,DM2MOSCAP的容值为:2-1/22

10、VGB-VFB

11、COXCGB=COX1+

12、(7)ε0εSiqNB图4为对TSMC的0125μm、标准的数字n阱PMOS进行仿真得到的C2V特性曲线图.PMOS的tOX=5nm,W=40μm,L=10μm,偏置电压从0到-115V之间变化.图2特征曲线Fig.2SchemeplotofC2Vcharacteristics如图3所示,可以在短接的源/漏端和衬底之间增加一个偏置电压,因为体效应的影响,衬底和栅极之间的耗尽层的最大厚度

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。