欢迎来到天天文库
浏览记录
ID:34159092
大小:204.63 KB
页数:4页
时间:2019-03-03
《基于fpga的信号发生器的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、万方数据第2l卷第2期2008年03月唐山学院学报Jour啦lofTallgshanCollegeV01.2lNo.2Mar.2008基于FPGA的信号发生器的设计申彦春,王欢,梁廷贵(唐山学院信息工程系.河北唐山063000)摘要:介绍了基于FPGA的信号发生器的设计。通过对系统进行结构分析,采用层次化的设计方法,给出了信号发生器的VHDL程序,利用MAXPLUSII对其程序进行了仿真,并给出了仿真结果。关键词:FPGA;MAXPLUSlIf信号发生器中图分类号:TP273文献标识码:A文章编号:1672—349X(2008)02一0021一03DesignofSig
2、nalGeneratorBasedonFPGASHENYan-chun,WANGHuan,LIANGTing_gui(I)epanr舱ntofInfor瞰tionEngineering,TangsharICoIkge.Ta%shn063000.Chi咂)Abstract:ThispaperintroducesthedesignofthesignalgeneratorbasedontheFPGrA.Byanaly—zingthesystemstructure,providestheprogramofsignalgeneratorwithVHDLusingthehierar
3、—chicaldesignmethodandgivesthesimulationresultsofMAXPLUSII.KeyWords:FPGA;MAXPLUSII;signalgenerator’随着EI)A技术的高速发展.电子系统设计技术和工具发生了深刻的变化.大规模可编程逻辑器件FPGA的出现.给设计人员带来了诸多的方便。VHDL(即超高速集成电路硬件描述语言)是随着可编程逻辑器件(PLD)发展起来的一种硬件描述语言.主要用于描述数字系统的结构,行为、功能和接口.是电子设计自动化(EDA)的关键技术之一.它采用一种自上而下的设计方法.即从系统总体要求出发进行设计.
4、本文介绍了以Altera公司可编程逻辑器件为控制核心.采用VHDL语言设计信号发生器的方法,并进行了仿真n].1信号发生器的设计要求及方案设计一个能够产生多种波形的信号发生器.该信号发生器可以产生递增斜渡,递减斜波、方波、三角波、正弦波及阶梯波等6种波形。并可通过开关选择输出的波形.根据系统整体设计要求.信号发生器由信号产生模块、信号控制模块以及D/A转换器模块三部分组成.系统的整体模块图描述如图1所示【2].其中信号产生模块用来产生所需要的6种信号.这些信号的产生可以有多种方式.如用计数器直接产生信号输出.或者用计数器产生存储器的地址.在存储器中存放信号输出的数据.信
5、号发生器的控制模块可以用数据选择器来实现.一悱号—.匝互]_吨翠D吨巫圃H亘习置舞怡号————————.—————J圈l信号发生眷结构框围用一个8选1数据选择器可以实现对6种波形的选择.在本设计中应用VHDL语言针对6种信号分别设计出6种不同的软件包.通过不同的选择信号调用与其相对应的软件包.并将其数据送入D/A转换器.将数字信号转换为模拟信号通过示波器进行输出。2信号发生器顶层设计应用CASE语句设计一个数据选择器。其中选择信号为SEL.六路输人信号I)0,Dl,D2.D3.D4,D5分别对应递增斜波、递减斜波,三角波、阶梯波、正弦波、方波.将上述模块打包后,生成符号
6、.应用原理图法完成顶层电路的设计.如图2所示。3D/A转换器连接模块将数据选择器的输出通过D/A模块转换为模拟信号.再通过滤波电路,从而可以观察到信号发生器产生的波形.输出波形的频率上限与D/A器件的转换速度有直接的关系。D/A转换器的可选择范围很宽.以常用的嗽832为例.收疆日期:Z007—11—05作者简介:申彦舂(1980一),男,助教·颈土=研究生,主要从事控涮工程与信号处理的研究.万方数据唐山学院学报第21卷i,单哪h曩hr喇一圈2顶层电路原理图DAC0832是8位D/A转换器.转换周期为lus。其参考电压与+5V工作电压相接,其连接电路如图3所示.圈3DAC
7、0832的连接电路围4信号产生模块的设计及仿真该信号发生器由递增斜波模块、递减斜波模块、方波模块,三角波模块、正弦波模块、阶梯波模块,数据选择器模块、顶层电路模块以及D/A转换器模块这九个大模块构成.4.1递增斜波模块町.埘该模块输入信号由时钟(clk)和复位信号(re∞t)构成.当信号发生器选择信号(sd[2..o])为。时,该模块输出端(q[7..o])对外输出.模块内计数器随时钟的变化累加,波形随之递增,输出波形参数可以通过程序进行设定。仿真波形如图4所示.~飚==]_x睡匕3一鲢E]‘。⋯⋯一~’§^。竺:!j竺竺竺芒!i=!:竺
此文档下载收益归作者所有