dvfs soc 设计与实现

《dvfs soc 设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DVFSSoC設計與實現DVFSSoC設計與實現賴建元Chien-YuanLai林勁宏Jin-HonLin王耀鋒Yao-FengWangIP技術部摘要機一起拍個照留念，最好一個小小的掌上型裝置就能擁有電腦般的強大功能。這樣的轉變使得可隨著消費性電子產品的風行，消費者對於可攜式電子產品對多媒體處理及高速無線通訊運攜式電子產品功能的要求也越來越複雜，相對的算的需求越來越強，相對的，所需消耗的功率也在電池的容量還沒有進一步提升之前，如何以最隨之大幅提升，耗電量漸成為半導體業者間共通有效率的方式來使用電池有限的能量，便成為目的關鍵議題

2、。在電池容量未能進一步大幅提升的前可攜式消費性電子產品所面對最重要的問情況下，有效的電源管理技術與低功率設計技術題，而使用低功耗技術來設計晶片似乎是目前唯的應用與發展更顯重要，如何以最有效率的方式一的選擇。在本文中會針對目前相關的低功耗技來使用電池有限的能量，成為可攜式電子產品設術做一個簡單的介紹，包含降低動態功率消耗及計上一個最重要的問題。靜態功率消耗兩大部分，並以PACSoC[1]為接著我們由CMOS電路中功率消耗的公例，配合使用目前效果最佳的DVFS技術來探討式，來看如何降低功率消耗。CMOS電路上功率目前的低功耗技術的

3、發展。消耗主要可以分為動態功率消耗及靜態功率消耗兩大部分，如公式（1）所示：1.前言2Power=+∑()CVαfVIdq（1）今日的消費性電子產品或通訊產品功能日益其中C代表負載電容的容值，V是操作電壓，是強大，例如手機已不再是單純傳送聲音的工具訊號變化機率，f是工作頻率，而Idq代表靜態電2了，新一代的手機整合了數位相機、彩色螢幕、流消耗的總合。在公式（1）中CVαf代表的是MP3播放器、電動遊戲、FM立體聲收音機及PDA動態功率消耗的部分，而VI則是代表靜態功率dq等功能。挑剔的消費者希望隨身攜帶的手機，只消耗的部分。所

4、以根據公式（1）對時間積分後，要掏出口袋就是一支外表亮眼、體型又小的無線可以得到能量消耗的公式如公式（2）所示：通訊設備，講完電話可以當成多媒體影音裝置邊Energy=∆∑P(,,,)*αVfIdqt（2）看影片邊聽音樂，等車無聊時可以玩玩電動遊戲或上網瀏覽網頁，也可以當成PDA隨身處理公其中∆t代表每個指令的執行時間。因此由公式事、收發E-MAIL並記錄重要事情，若遇到久沒（1）、（2）可知要降低功率或能量的消耗，可聯絡的朋友，也可以搖身一變，成為一台數位相以從α、C、V、f及Idq著手。84系統晶片002期DVFSSoCA

5、rchitectureandImplementation首先討論動態功率消耗的部分，這部分由公流。另外在前面提到的動態電壓調整的方法，也式（1）來看是受到α、C、V、f所影響，在降可以因為降低操作電壓而節省靜態功率消耗。除低設計中switchedC的部分較常見的技術包括此之外在其他比較進階的設計上也會以powerPinswapping、cellsizing這些技術，目前這些技gating的方式來達到完全防止功率消耗，但相對術已經都可以藉由EDA軟體的低功耗最佳化來的這樣的設計會比較複雜。達到，設計者並不需特別考量。接著關於α的

6、部份，降低α的技術可以分為以硬體實現及軟體實2.SoC架構設計現兩種，以硬體來實現最常見也最有效率的技術是clockgating，另外也有部份研究在探討利用在這篇文章中我們以PAC計畫為例，來介紹compiler排程的技巧或busencoding的方式來降如何利用前面所提到的技術來達到低功率的目低α。的。在DVFS低功率SoC的設計流程大致可以分在工作頻率f的控制上，傳統的做法中最常為兩大部分，第一部份是架構設計，主要是定義見到的方式是動態頻率調整（DFS），一旦降頻電壓區塊及SoC的功率狀態；第二部分是設計實相對的運算時間就

7、會加長，所以降頻實際上只能現，其中包含SoC的合成、驗證及功率分析，這夠節省功率消耗，達到幫助散熱的目的，但對於個部分會在第三節中詳述。節省能量消耗並沒有顯著的幫助。因此最近幾年開始有研究提出動態電壓調整（DVFS）的技術2.1PACSoC電壓區塊劃分[2-5]，這個技術的特色，就是在降低工作頻率的同時一起降低工作電壓，這樣的方法與單獨只調在電壓區塊的規劃上，可以分為兩大步驟，整頻率來比較，除了能夠更節省功率消耗，同時第一步要先根據頻率區塊的範圍做初步的劃也能達到節省能量消耗的目的。分，一般來說，將操作在相同頻率下的IP劃分總

8、結來說，在降低動態功率消耗上，我們可到同一個電壓區塊，可以方便設計者根據這個頻以藉由EDA軟體的低功率最佳化來降低率找一個最適合的電壓，而且在動態電壓調整switchedC，也可以利用clockgating及低功率軟時，可以根據新的頻率估算出新的電壓。第二個體的配合來降低α，