可重构众核流处理器体系结构关键技术研究

可重构众核流处理器体系结构关键技术研究

ID:33731347

大小:7.61 MB

页数:160页

时间:2019-02-28

可重构众核流处理器体系结构关键技术研究_第1页
可重构众核流处理器体系结构关键技术研究_第2页
可重构众核流处理器体系结构关键技术研究_第3页
可重构众核流处理器体系结构关键技术研究_第4页
可重构众核流处理器体系结构关键技术研究_第5页
资源描述:

《可重构众核流处理器体系结构关键技术研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中国科学技术大学博士学位论文可重构众核流处理器体系结构关键技术研究作者姓名:学科专业:导师姓名:完成时间:许牧计算机系统结构安虹教授胡伟武研究员二O一二年五月十日UniversityofScienceandTechnologyofChinaAdissertationfordoctor’SdegreeResearchOnKeyTechnoloqy一1一一OfReCOnfigUrabIeManycoreStreamProcessorArChiteCtUreAuthor’SName:MUXuSpeciality:ComputerArchitectureSupervisor:Prof.Ho

2、ngAnProf.WeiwuHuFinishedtime:May10m,2012中国科学技术大学学位论文原创性声明本人声明所呈交的学位论文,是本人在导师指导下进行研究工作所取得的成果。除己特别加以标注和致谢的地方外,论文中不包含任何他人已经发表或撰写过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作了明确的说明。作者签名:签字日期:如J1.5、30中国科学技术大学学位论文授权使用声明作为申请学位的条件之一,学位论文著作权拥有者授权中国科学技术大学拥有学位论文的部分使用权,即:学校有权按有关规定向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅,可以将学

3、位论文编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。本人提交的电子文档的内容和纸质论文的内容相一致。保密的学位论文在解密后也遵守此规定。函公开口保密(——年)作者签名:盗丛导师签名:签字日期:汐fz.S.扣签字日期:兰!竺:三:兰!摘要半导体工艺发展进入深亚微米工艺时代后,传统的多核处理器设计面临着功耗、线延迟和可扩展性等诸多问题,制约了传统多核结构处理器性能的提升。另一方面,应用程序运行时对资源的需求呈现差异性和阶段性的特征,固定粒度的处理器设计难以保证在程序运行全过程中资源分配的效率,势必造成资源需求与实际资源分配的不匹配问题。因此,设计一种既符

4、合半导体工艺发展趋势,又能够满足应用程序资源需求阶段性特征的新型处理器结构显得迫在眉睫。本文从编程模型、重构模式、指令执行模型、指令集以及硬件微结构等方面较为系统地研究了可重构众核结构的相关技术问题,提出并验证了一种基于类数据流驱动模型的可重构众核流处理器结构。研究工作对目前商用流处理器的结构及编程模型进行分析,提炼出可重构众核流处理器的关键技术问题与趋势;在软件层面提出了支持可重构众核流处理器的流程序执行模型,包括流编程模型、重构模式、映射方案以及指令执行模型;在硬件层面提出了分片式的可重构众核流处理器TPA.S,并设计了与之配套的片上二级缓存结构。本文的主要研究内容与所取得研究

5、成果可归纳为以下四个方面:1.研究了计算密集型应用及流处理模型的特征,提出了适合可重构众核流处理器的流程序执行模型。程序执行模型采用CUDA作为流编程模型,提出并分析了深度优先映射和广度优先映射两种程序映射方案,提出了基于同构物理核的逻辑处理器重构模式,设计了基于超块结构的类数据流驱动的指令执行模型和相应指令集DISC.S。2.研究了类数据流驱动执行的硬件架构,提出了支持DISC.S指令集的可重构众核流处理器TPA.S设计,实现了逻辑处理器的运行时可重构机制。TPA-S处理器采用了类数据流驱动的执行模型,片上集成了多个拥有独立计算和存储部件的细粒度同构物理核,物理核间采用基于路由节

6、点的二维Mesh结构互连,以数据报文的形式实现不同物理核之间的数据传输,并以物理核为基础构造运算能力更强的粗粒度逻辑处理器。3.研究了不同硬件配置参数对TPA.S处理器性能的影响,对TPA-S处理器的设计空间进行探索,分析了影响程序在TPA.S处理器上执行性能的关键因素。本文选取了10个真实应用作为Benchmark,考察了TPA—S处理器的执行性能,并对物理核中计算部件和存储部件的配置以及物理核间的片上互连的带宽与延迟等参数对程序执行性能的影响进行了评估。4.研究并提出了TPA.S处理器上基于UCA架构和Mesh.SNUCA架构的片上摘要二级缓存系统设计,评估了两种不同架构片上二

7、级缓存的性能表现,探讨了基于Mesh—SNUCA架构的片上二级缓存重构机制。本文在TPA—S模拟器上利用真实应用对UCA架构和基Mesh.SNUCA架构的片上二级缓存系统进行性能评估,还探讨了Mesh.SNUCA架构上片上二级缓存结构的运行时重配置机制,通过在运行时动态修改片上二级缓存与物理核通信接口内部的地址映射表,可实现对片上二级缓存结构的重配置。本文的研究工作还获得了以下重要认识:(1)不同种类的应用程序对资源的需求差异明显,且同一个程序在执行的不同阶段对资源需

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。