欢迎来到天天文库
浏览记录
ID:33321213
大小:5.88 MB
页数:99页
时间:2019-02-24
《cpfsk调制解调器设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、声明尸明本学位论文是我在导师的指导下取得的研究成果,尽我所知,在本学位论文中,除了加以标注和致谢的部分外,不包含其他人已经发表或公布过的研究成果,也不包含我为获得任何教育机构的学位或学历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均已在论文中作了明确的说明。研究生签名:煮陋2。14年乡月幻日学位论文使用授权声明南京理工大学有权保存本学位论文的电子和纸质文档,可以借阅或上网公布本学位论文的部分或全部内容,可以向有关部门或机构送交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对于保密论文,按保密的有关规定和程序处理。研究生签名:纠j歪薹垒2。14年弓月
2、励日硕士学位论文CPFSK调制解调器设计与实现摘要本文主要设计实现了CPFSK调制解调通信系统,系统中包含m序列加密解密电路、RS编译码电路、交织与解交织电路、卷积编译码电路以及CPFSK调制解调电路。文中首先设计了系统的总体框图,然后对系统中的各个电路的设计与实现作了深入的研究。在系统的加密部分中,本文基于m序列设计32级m序列加密解密电路,并在FPGA的硬件基础上,采用Vefilog语言实现了32级m序列加密解密电路;在系统的纠错码中,采用了RS(255,239)码与(2,l,7)卷积码级联的方式,并在两编码器的级联中间插入了交织器,以提高纠错系统的纠错性能;对于R
3、S(255,239)码的编码电路,本文对其传统的编码算法进行了改进,并在FPGA的硬件基础上,采用Vefilog语言实现了RS(255,239)编码电路,并基于Altera的IP核实现了RS(255,239)码的译码电路;在研究RS编译码电路中,还研究了电路工作过程中遇到的码率匹配问题和串并转换问题,并提出了该问题的解决方案,在FPGA的硬件基础上,采用Vefilog语言设计实现了码率匹配电路和串并转换电路;交织器本文采用卷积交织的方法来实现,并在FPGA的硬件基础上,采用Vefilog语言实现了交织与解交织电路;对于(2,1,7)卷积码的编码电路,本文在FPGA的硬件
4、基础上,采用Vefilog语言实现T(2,1,7)卷积编码电路,而(2,1,7)卷积码的译码电路,本文采用Viterbi译码算法来实现,并基于Altera的IP核实现了Viterbi译码电路;最后,CPFSK调制解调电路采用了其特殊的一种方式MSK调制,采用Vefilog语言设计实现了MSK经典的正交调制电路,并在DFT算法的基础上,设计了一种更加简单有效的MSK解调方案,采用Vefilog语言实现了该解调电路。在硬件实现的同时,本文还在Matlab平台上对各个模块进行了仿真验证,确保电路设计的正确性。关键词:朋序列,Rs码,交织码,卷积码,Viterbi译码,CPFS
5、K,FPGAAbstract硕士学位论文ThethesisstudiestheimplementationofCPFSKmodulationanddemodulationcommunicationsystem.Itmainlyincludesmsequenceencryptionanddecryptioncircuit,RSencodinganddecodingcircuit,interleaveandde—interleavecircuit,convolutionalencodinganddecodingcircuit,CPFSKmodulationanddemodu
6、lationcircuit.Implementationofeachconstituentmoduleisdiscussedfollowedbyanoverallworkflowofthesystem.Verilogisusedtodesignandimplement32msequencesencryptionanddecryptioncircuitbasedontheFPGAintheencryptedpart.ThesystemusesamethodofcascadedRS(255,239)codeand(2,1,7)convolutionalcodetoreali
7、zeerrorcorrection,andinsertsainterleaverinthetwoencoderstoimprovetheperformanceoferrordectection.ForRS(255,239)encodingcircuit,thisthesisimprovesthetraditionalcodingalgorithmandimplememsthealgorithmonFPGAbyutilizingVerilog.AlteraIPcoreistakenintoaccounttoimplementRS(255,2
此文档下载收益归作者所有