组成原理打印8

《组成原理打印8》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1.从存储元读出1是一种破坏性读，即使不读1，电容中的电荷也会泄露，造成1→0的错误，所以每隔一段时间给电容充电，此过程为刷新（老师笔记上写的）2.刷新周期：从充满电开始列出现0/1临界点之间所能维持的时间。3.刷新方式：①集中刷新：把所有行在每一个刷新周期中都被刷新。（时间长）②分散式刷新：每一行的刷新插入到正常的读/写周期之中。将读写周期扩大一个读写周期可以完成2次读写，一次正常访问，一次刷新。（刷新次数多）③异步式刷新：每隔一段时间刷新一行。4.cache的写操作策略:由于cache的内容只是主存部分内容的拷贝，他应当与主存内容保持一致，而CPU对cache的写入更改了cache的

2、内容，以下是三种写操作策略：①写回法要求：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。这种方法使cache真正在CPU-主存之间读/写两方面都起到高速缓存作用。对一个cache行的多次写命中都在cache中快速完成，只是需要替换时才写回速度较慢的主存，减少访问主存次数。实现此方法，每个cache行必须配置一个修改位，以反映此行是否被CPU修改过。当某行被换出时，根据此行修改位是1还是0，来决定将该行内容写回主存还是简单弃去。若未命中，为了包含欲写字的主存块在cache分配一行，将此块整个拷贝到cache后对其进行修改。主存的写修改操

3、作系统统一地留在换出时进行。②全写法要求：当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容一致性。若未命中，只能直接向主存进行写入。但此时是否修改过的主存块取到cache，有两种选择方法：一种WTWA法，取主存块到cache并为它分配一个行位置。；另一种WTNWA法，不取主存块到cache。优点是cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是cache对CPU向主存的写操作无高速缓冲功能，降低了cache的功效。③写一次法是基于写回法并结合全写法的写策略：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存

4、。这是因为第一次写cache命中时，CPU要在总线上启动一个存储写周期，其他cache监听到此主存块地址及写信号后，即可拷贝该块或及时作废，以便维护系统全部cache的一致性。5.cache的替换策略：cache工作原理要求它尽量保存最新数据。当一个新的主存块需要拷贝到cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。硬件实现的常用算法有三种：①最不经常使用的（LFU）算法：认为应将一段时间内被访问次数最少的那行数据换出。为此每行设置一个计数器。新行建立后从0开始计数，每访问一次，被访行的计数器增1.当需要替换时，对这些特定行的计数值进行比较，将计数值最小的行换出，同

5、时将这些特定行的计数器清零。②近期最少使用在（LRU）算法：将近期内长久未被访问过的行换出。每行设置一个计数器但它们是cache每命中一次，命中行计数器清零，其他各行计数器增1。当要替换时，比较各特定行的计数值，将计数值最大行换出。保护刚拷贝到cache中的新数据行，符合cache工作原理，因而使cache有较高命中率。③随机替换：从特定的行位置中随机的选取一行换出即可。在硬件上容易实现，且速度比前两种策略快。缺点是随意换出的数据很可能马上又要使用，从而降低命中率和cache工作效率。但这个不足随着cache容量增大而减小。6.双端口存储器：同一个存储器具有两组相互独立的读写控制电路（由

6、DRAM构成）（1）双端口存储器的逻辑结构：它提供两个相互独立的端口即左端口和右端口。分别具有各自的地址线、数据线和控制线，因而可以对存储器中任何位置上的数据进行独立的存取操作。左端口（L）右端口（R）低位字节（LB）高位字节（UB）（2）无冲突读写控制：当两个端口地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。（3）有冲突读写控制：当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为此设置了BUSY标志。当两个端口均为开放状态（BUSY为高电平），判断哪个端口存取的两种方式：①如果地址匹配且在CE之前有效，片上的控制逻辑在CE和CE之间进行判断来选择端口②如果CE在地址

7、匹配之前变低，片上的逻辑控制在左、右地址间进行判断来选择端口7.双译码方式：这种译码实质采用二级译码：将地址分为x向、y向两部分，第一级进行x向（行译码）和y向（列译码）的独立译码，然后在存储阵列中完成第二级的交叉译码，数据宽度有1位、4位、8位甚至更多的字节。8.内部总线：由于计算机内部的主要工作过程是信息传送和加工的过程，因此在机器内部各部件之间的数据传送非常频繁，为减少内部数据传送线并便于控制，通常将一些寄存器之间数据传送的通