isd4003语音录放电路及通用开发板的应用

《isd4003语音录放电路及通用开发板的应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、ISD4003语音录放电路及通用开发板的应用严一岩李卫华杨林武ISD4003语音录放电路ISD4003是美国ISD公司继ISD33000系列之后最新推出的时限为8分钟的长时语咅录放电路。这种录放电路采用了多电平直接模拟量存储技术，将每个采样值直接存储在片内的快闪存储器屮，因此能够非常真实、自然地再现语音、音乐，音调和效果声，避免了一般固体录音电路因量化和压缩造成的量化噪声和金属声。ISD4003系列的性能如附表所示。采样频率越低，录放时间越长，但通频带和音质有所降低。片内信息存于快闪存储器中，可在断电情

2、况下百年不丢失，反复录咅超过十万次。附表型号录放时间份钟）输放采样kHz典型带宽kHz最人段数最小段长ms外部时钟kHzISD4003-04M4.08.03.412002001024ISD4003-05M5.06.42.71200250819.2ISD4003-06M6.05.32.31200300682.7ISD4003-08M8.04.01.71200400512crowi内部框图TSD4003系列采用3V低电压，录放吋间较长（8分钟），音质好，并具有灵活的微处理器接口功能，因此非常适用于语音讲解装

3、置、广告宣传、固体录音机、移动电话及其它便携式智能产品。该系列芯片内含振荡器、防混淆滤波器、平滑滤波器、自动静噪电路、音频放大器及高密度多电平快闪存储阵列。芯电的所有操作必须由微控制器控制，操作命令可通过串行通信接口（SPI或Microwire）送入。存储空间可以“最小段长”为音位任意组合分段或不分段，由于多段信息在处理再加上内在的存储管理机制，便可实现灵话的组合录放功能。芯片的内部框图如图1所示。KCJ.KANAINAXAIX-5纽---AGDOUT二P二一」…丄」VCCAVSSAVS$AV$$DVC

4、CDSCLKggMOSIMOSU"ktRACAMCAP引脚功能ISD4003系列引脚排列如图2所示。其引脚功能如下。VSSA-]♦28」NCss—1-28KAC—NCMOST一xc——VCCAMISO一NC-—ANAR+VSSD—KT一ANAES-NC-XCLK-—NCNC一VCCD—SCLK亠1SD4OD3amcapscNC一NC一SS一—AUDOUTNC-MOS]-—NCNCMOSJ—VSSAVSSA-VSSD-VSSAVSSA-NC-—NCAUDOUT-NC-J4]5NCAMCAP—141528-

5、PINT80P②—SCLKVCCD-XCLK一"Ktr.ac一"述NC—NCNC•NC一VCCA一ANA—ANA厂一NCPD1P/S01C电源(VccA和VccD):为使噪声最少，芯片内摸拟和数字电路使用不同的电源总线，并分别引到外封装的不同引脚上。模拟电源引脚和数字电源引脚最好分别走线，尽可能在靠近供电电源处相连，而去耦电容应尽量靠近芯片。地线(VssA和VssD):芯片内的摸拟和数字屯路也使用不同的地线。几个VssA尽量在引脚焊盘上相连，并用低阻通路连到负极上。VssD引脚也用低阻通路连到电源负极。

6、这些接地通路要足以使VssA与VssD之间的阻抗小子3Q,芯片的背面是通过衬底电阻连接到Vss的。在做COB吋托盘须接Vss或悬空。同相摸拟输入端(ANAIN+):这是录咅信号的同相输入端。输入放大器可用单端或差分驱动。单端输入时，信号由耦合电容输入。最大幅度为32mVo若信号由耦俣电容和该引脚的3kQ电阻输入，则阻抗决定了芯片频带的低端截止频率。在差分驱动时，信号最大幅度为16诃(峰-峰值)O反相摸拟输入端(ANAIN-):差分驱动时，这是录咅信号的反相输入端。信号通过耦合电容输入，最大幅度为16mV

7、(峰峰值)。该端的标称输入阻抗为56kQo单端驱动时，该端通过电容接地两种方式下，ANAIN+和ANAIN-端的耦合电容值应相同。音频输出端(AUD、OUT)：提供音频输出，可驱动5kQ的负载。片选端(SS)：此端为低电平，即选中ISD器件。串行输入端(MOSI):这是为ISD的串行输入端，主控制器应在串行时钟上升沿之前半个周期将数据放在该端，供ISD输入。串行输岀端(MISO):这是ISD串行输岀端。ISD未选中时，该端呈高阻态。串行输出端(MTSO):这是ISD串行输出端oISD未选中时,该端呈高阻

8、态。串行时钟端(SCLK):即ISD的时钟输入端。时钟信号控制器产生，用于同步MOSE的MISO的数据传输数据，在SCLK上升沿锁存到ISD,在下降沿移岀ISDo屮断(INT):该端为漏极开路输出。ISD在任何操作(包括快进)中检测到EOM或OVF时，该端变低并保持，中断状态在下一个SPI周期开始时清除，中断状态也可用RINT指令读取。行地址时钟端(RAC):如图3所示，系漏极开路输岀。每个RAC周期表示ISD存储器的操作进行了一行(ISD