基于verilog的dds设计与显示

基于verilog的dds设计与显示

ID:3153844

大小:1.02 MB

页数:14页

时间:2017-11-20

基于verilog的dds设计与显示_第1页
基于verilog的dds设计与显示_第2页
基于verilog的dds设计与显示_第3页
基于verilog的dds设计与显示_第4页
基于verilog的dds设计与显示_第5页
资源描述:

《基于verilog的dds设计与显示》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、硬件描述语言课程设计题目:基于Verilog的DDS设计与显示学院:自动化工程学院专业:信号与信息处理年级:2012级姓名:黄山2013年1月19日1.设计要求设计一个DDS信号发生器,能够产生三角波,要求频率、相位可调。实现VGA显示波形和参数。要求用DE2-70开发板完成。设计要求:一、DDS信号发生器设计要求:(1)频率两档可调;(2)峰峰值两档可调;二、VGA波形和字符显示设计要求:(1)用红色显示2个周期波形;(2)在屏幕下方显示字符库。2.设计原理及分析一)DDS原理(以正弦信号为例)对于正弦信号发生器,它的输出可以用下式来描述:                

2、  (1)其中,SOUT是指该信号发生器的输出信号波形,fOUT指输出信号对应的频率。上式的表述对于时间t是连续的,为了用数字逻辑实现该表达式,必须进行离散化处理,用基准时钟clk进行抽样,令正弦信号的相位θ为                            (2)在一个clk周期Tclk,相位的变化量为                   (3)为了对进行数字量化,把2π切割为2N由此,每份clk周期的相位增量用量化值                       (4)               且为整数。                             

3、       (5)显然,信号发生器的输出可描述为:                       (6)其中θK-1指前一个clk周期的相位值,同样得出                  (7)由上面的推导可以看出,只要对相位的量化值进行简单的累加运算,就可以得到正弦信号的当前相位值,为用于累加的相位增量量化值决定了信号的输出频率fOUT,并呈现简单的线性关系。直接数字合成器DDS就是根据上述原理而设计的数控频率合成器,主要由相位累加器、相位调制器、正弦ROM查找表、和DAC构成。如图1中相位累加器、相位调制器、正弦ROM查找表是DDS结构中的数字部分,由于具有数控频率合成

4、的功能,可称为NOC(NumericallyControlledOscillators)。图1DDS信号发生器结构二)VGA显示原理常见的计算机显示器有CRT(CathodeRayTube,阴极射线管)显示器和液晶显示器,本次设计针对CRT显示。CRT中的阴极射线枪发出电子束打在涂有荧光粉的荧光屏上,产生RGB三基色,合成一个彩色像素。用逐行扫描的方式显示图像。扫描从屏幕左上方开始,从左到右,从上到下,进行扫描。每扫完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行行同步;扫描完所有行,用场同步信号进行场同步,并使扫

5、描回到屏幕的左上方,同时进行场消隐,预备下一场的扫描。场逆程扫描轨迹正程轨迹图图2扫描轨迹其中蓝色–行正程,红色–行逆程;正程显示(实线),逆程消隐(虚线)1.VGA显示标准VGA标准共有5个信号:R(红色)、G(绿色)、B(蓝色)、HS(行同步)、VS(场同步)支持640*480分辨率图3VGA显示标准(行)表1行扫描时序行扫描时序(单位:像素,即输出一个像素的时间)TaTbTcTdTeTfTg时间9640864088800图4VGA显示标准(场)表2场扫描时序场扫描时序(单位:行,即输出一行的时间) TaTbTcTdTeTfTg时间225848082525VGA显示标准

6、时钟频率:25.175MHz(输出像素的频率)行频:31469Hz场频:59.94Hz(每秒图像刷新频率,约60Hz)2.时序处理分别将场同步信号和行同步信号做时间近似处理表3对行同步做近似处理行扫描时序(单位:us) TaTbTcTdTeTfTg时间3.81.60.325.40.30.3前项之和 5.7us26us 表4对场同步做近似处理场扫描时序(单位:行) TaTbTcTdTeTfTg时间225848082525作近似处理2忽略480忽略482这样,便可通过计数分频得到行同步信号和场同步信号。下面以开发板的50Mhz时钟信号为例,得到32Khz的行同步信号和64hz的

7、长同步信号26分频2分频482分频50Mhz25Mhz31Khz64hzclkvga_clkHSVS系统时钟像素时钟行同步信号场同步信号图5时序处理图三)波形显示原理要显示波形,需要将波形数据存入存储器(简称wave_RAM)。wave_RAM中可以写入读出波形数据。下面将以幅值为256的正弦波为例,阐明波形显示原理。图6波形显示结构图每个时钟沿到来,从存储器中读出一个数,通过判断x_cnt与addr的关系以及y_cnt与data的关系是否满足条件,控制屏幕上以x_cnt和y_cnt为坐标的像素点的颜色值。其中,x

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。