维密码开关 电子工程系专业毕业设计 毕业论

《维密码开关 电子工程系专业毕业设计 毕业论》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、东莞理工学院专科毕业设计毕业设计题目：三维密码开关学生姓名：徐前智学号：200631307213系别：电子工程系专业班级：06电子信息工程技术2班指导教师姓名及职称：杨杰副教授起止时间：2009年2月——2009年6月摘要设计了一套三维电子密码开关设备，利用电路的高低电平使EN555电路工作在不同的状态来控制开关的开与断，只要是用来做成数字密码锁，在现实生活中经常可以看到和用到。由于该电路设计比较简单，成本低，功能强大，防盗极高等，在一些要求保密防盗性比较高的系统和设备都需要用到。本文的电子密码开关利用数字逻辑电路，核心部

2、件是十进制计数／分频器CD4017,实现对门的电子控制，并且有各种附加电路保证电路能够安全工作，有极高的安全系数。关键词电子密码锁电压比较器555单稳态电路目录1．引言..................................................................................22．主要元器件的有关资料……………………………..…22.1十进制计数／分频器CD4017……………………………22.2EN555集成电路……………………………………...…42.3继电器………

3、……………………………………..….83．总体方案设计………………………………………..…83.1设计思路………………………………………………83.2总体方框图……………………………………….……93.3设计原理分析…………………………………………..94．设计过程和调试………………………………….……104．1操作限时控制开关电路………………………….……104．2伪码和封锁电路………………………………………114．3操作顺序加次数控制电路、开关控制电路………..……125．总结……………………………………………………1

4、4附录…………………………………………………………14参考文献……………………………………………………16致谢…………………………………………………………16161．引言随着人们生活水平的提高，如何实现家庭防盗这一问题也变得尤其的突出，大到大公司、大集团等对防盗保密安全这一问题更为重视，防盗保密性对每个国家来说更是一个首要的要加强巩固的问题。在现代科学技术发展的同时,防盗保密也不断地发展越来越先进，传统的机械锁由于其构造的简单，被撬的事件屡见不鲜，电子锁由于其保密性高，使用灵活性好，安全系数高，受到了广大用户的亲昵。设计本

5、课题时构思了两种方案：一种是用以AT89C2051为核心的单片机控制方案；另一种是用以十进制计数器CD4017构成的数字逻辑电路控制方案。考虑到单片机方案原理复杂，而且调试较为繁琐，所以本文采用后一种方案。  2．主要元器件的有关资料2.3十进制计数／分频器CD4017cd4017是常用的coms十进制计数器芯片，常用在各种数字电路中的记数脉冲等功能电路中，应用十分的广泛.2.3.1CD4017的引脚图和原理十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O

6、0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。CD4017有10个输出端（O0～O9）和1个进位输出端～O5-9。每输入10个计数脉冲，～O5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出O0为高电平，其余输出端（O1～O9）均为低电平。CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CPl端输入。设置2个时钟输入端，级联时比

7、较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。16引出端功能符号CO：进位脉冲输渊CP：时钟输入端CR：清除端INH：禁止端Q0-Q9计数脉冲输出端VDD：正电源VSS：地真值表输入输出CPINHCRQ0-Q9CO××HQ0↑LLH↓L计数计数脉冲为Q0-Q4时：CO=HL×L↓×L×↑L保持为Q5-Q916时：CO=L〈cd4017管脚图〉2.3.2cd4017管脚功能介绍cd4017引脚功能:芯片有10个译码输出Q0～Q9;MR为清

8、零端,CP0和～CPl是2个时钟输入端,三个输出端的控制.0Y1Y2Y。每个译码输出一般处于低电平,且在时钟脉冲由低到高的上升沿输出高电平;每个高电平输出维持1个时钟周期;每输入10个时钟脉冲,输出一个进位脉冲,因而进位输出信号可作为下一级计数器的时钟信号.在清零输入端(R)加高电平或正脉冲时,只有输出