兼容51指令的8位mcu ip core开发

兼容51指令的8位mcu ip core开发

ID:28483999

大小:11.47 MB

页数:79页

时间:2018-12-10

兼容51指令的8位mcu ip core开发_第1页
兼容51指令的8位mcu ip core开发_第2页
兼容51指令的8位mcu ip core开发_第3页
兼容51指令的8位mcu ip core开发_第4页
兼容51指令的8位mcu ip core开发_第5页
资源描述:

《兼容51指令的8位mcu ip core开发》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、兼容51指令的8位MCUIPCORE开发摘要当前,在微电子领域正在发生一场前所未有的变革.这场变革是由片上系统(SOC)技术的研究发展引起的,从技术层面看SOC技术是超大规模集成电路发展的必然趋势和产物。它以超深亚微米VDSM(VeryDeepSubmicron)工艺和知识产权IP核复用技术为支撑。在众多的IP核中,MCU(微控制器)核以其在SOC中嵌入后,能充分发挥其处理灵活、软件可升级、硬件开销少的特点,成为SOC最具研究价值的lP核。INTEL公司的MCS-51系歹UMCU是目前国内使用时间最长、架构最经典,应用最广的8位MCU。本文设计了一个可用于SOC系统Ij{]MCU核。此核指

2、令集完全兼容于MCS一51系列的微控制器,核内包含一个8位B(]CPU,两个16位的定时/计数器,一个UART,4组8位的并行l0121以及256BYTEIj(TRAM,数据总线和指令总线相分离的哈佛总线结构使片外RAM和ROM分别可以扩展到64KB。此lP核在设计过程中,ALU单元采用纯组合逻辑实现,按照所实现的算术和逻辑运算指令,分为加/减模块,乘法模块,除法模块,十进制调整模块,逻辑运算模块,以及多路选择模块。控制单元采用新的PLA硬布线逻辑代替微程序控制逻辑。指令状态机采用全新的指令时序以及指令实现方式,并且状态机的组合逻辑和时序逻辑分开设计以此来提高状态机效率。IPCORE的各个

3、模块都采用VHDL硬件描述语言进行设计,具有较好的移植性。各个模块单元以及整合后的CORE在MENTOR公司的MODELSIM软件中通过了RTL级功能仿真。在SYNOPSYS的DC中通过了综合测试,并且在XILINX公司的Virtex-4SX系列35器件的仿真板上通过了硬件验证。从软件验证仿真以及硬件测试的结果可以看出,本设计的IPCORE最高时钟频率可以达到25.36MHZ,综合后的面积适中,所以完全可以做为控制核集成在SOC芯片中。关键词:微控制器:知识产权:硬件描述语言:片上系统IITHEDEVELOPMENTOFAN8一BITMCUIPCORECOMPATIBLEWITH51.R~

4、MILYMCUINSTRUCTIONSETABSTRACTNowadays,allunheard.oftransformationoccursinmicro-electronicsfield,whichiscausedbythereseachanddevelopmentofSoCtechnology.Fromtechniquelevel。SoCtechnique,whichissupportedbytheVDSM(vcrydeepsubmicron)technologyandtheIP(intelligentproperty)multiplexingtechnique,willbethem

5、ainstreamandinevitabletrendforthedevelopmentofverylargeintegrationcircuit.Becauseofitsflexiblemanagement,upgradablesoftwareandsmallspendingofthehardware,aMCUIPcorehasbecomeoneofthemostattractiveandimportantcoreinnumerousIPcoresforSoCchips.IntelMCS.51isthemostpopularanddurable8一bitMCU、航ththemostcla

6、ssicalarchitectureathome.Inthisthesis,aMCUIPcorewhichCanbeusedinSoCisdeveloped.ThecoreiscompletelycompatiblewiththeMCS一51familymicrocontrollerinstructionset.Itconsistsofan8-bitCPU.two16.bittimers/counters,aUART,fourgroupsof8一bitparallelportsand256bytesofRAM.Harvardarchitecture,inwhichthedatabusiSs

7、eparatedfromtheprogrambus,isadopted,thereforeitsexteriorRAMandROMcallbeextendedto64KB.IntheIPcore,theALUwhichexecutesarithmeticandlogicoperatiOIlSiScomposedofthepurecombinationlogiccircuits.Itincludesadd/subopera

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。