基于fpga的lcd设计报告

基于fpga的lcd设计报告

ID:28144743

大小:344.94 KB

页数:36页

时间:2018-12-07

基于fpga的lcd设计报告_第1页
基于fpga的lcd设计报告_第2页
基于fpga的lcd设计报告_第3页
基于fpga的lcd设计报告_第4页
基于fpga的lcd设计报告_第5页
资源描述:

《基于fpga的lcd设计报告》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的LCD设计报告12864点阵型液晶显示器的VHDL陈曦河南科技大学电子信息工程学院信科063班摘耍介绍的组成及工作原理论述了基于VHDL语言和FPGA芯片的数字系统的设计思想和实现过程关键词数字电压表VHDL语言FPGAVHDLRealizationofDigitalVoltmeterAbstractThecompositionandworkingprincipleofPointLCDdisplaywereintroducedinthispaperthedesigningideaandimplementationprocessbasedonVHDLandF

2、PGAwerealsodescribedKeywordsdigitalvoltmeterVHDLFPGA在硬件电子电路设计领域屮电子设计自动化m)A工具已成为主要的设计手段面VHDL语言则是EDA的关键技术之一它采用自顶向下的设计方法即从系统总体要求出发自上至下地将设计任务分解为不冋的功能模块最后将各功能模块连接形成顶层模块完成系统硬件的整体设计本文用FPGA芯片和VHDL语言设计了一个数字电压表举例说明了利用VHDL语言实现数字系统的过程1系统组成及工作原理整个的硬件结构如图所沁12864A是一种图形点阵液晶显示器它主要由行驱动器列驱动器及128X64全点阵液晶显示器

3、组成可完成图形显示也可以显示8X4个16X16点阵汉字1.12864点阵型液晶显示器的显示原理12864液品显示屏共有128X64点阵即每行显示128点每列显示64点此种型号的液晶显示屏以中间间隔平均划分为左屏和右屏分别显示均为64X64点阵而且各白都有独立的片选信号控制选择先显示左屏左屏全部显示完后才能显示右屏显示屏上的显示数据由显示数据随机存储器DDRAM提供DDRAM每字节巾的每1个bit对疲显示屏上的1个点bit值为1对疲点显示反之不显示DDRAM与显示屏的对应位置如图1所示每半屏显示数据共有512字节的DDRAM分为8个数据页来管理这些页对应显示屏从上到下编号

4、为0—7页每页64字节涵盖半边显示屏的64行X64列X8bit点阵数据向显示屏写数据实际上是向DDRAM中写数据DDRAM不同页和不同列中的字节数据唯一对应显示屏一行的8个显示点工作时2.FPGA功能模块的设计的模块都是用VHDL语言编程实现的12864A是一种图形点阵液晶显示器它主要由行驱动器列驱动器及128X64全点阵液晶显示器组成可完成图形显示也可以显示8X4个16X16点阵汉字1.12864点阵型液晶显示器的显示原理12864液品显示屏共有128X64点阵即每行显示128点每列显示64点此种型号的液晶显示屏以中间间隔平均划分为左屏和右屏分别显示均为64X64点阵

5、而且各白都有独立的片选信号控制选择先显示左屏左屏全部显示完后才能显示右屏显示屏上的显示数据由显示数据随机存储器DDRAM提供DDRAM每字节巾的每1个bit对应显示屏上的1个点bit值为1对应点显示反之不显示DDRAM与显示屏的对应位置如图1所示每半屏显示数据共有512字节的DDRAM分为8个数据页来管理这些页对应显示屏从上到下编号为0—7页每页64字节涵盖半边显示屏的64行X64列X8bit点阵数据向显示屏写数据实际上是向DDRAM中写数据DDRAM不同页和不同列中的字节数据唯一对应显示屏一行的8个显示点例如向DDRAM第0页的第0列写入数据00010100B则显示屏

6、左上角第0列的8个显示点只有从上往下的第3和5点显示不同页和不同列DDRAM的寻址通过左半屏和右半屏各自的页地址计数器和列地址计数器实现因此对显示屏DDRAM写显示数据前需要先设置页地址和列地址图112864液晶显示屏与内部RAM的对应关系2.12864液晶显示器的内部结构及外部引脚112864液晶显示器的内部结构TC1控制模块的左半屏TC2控制模块的右半屏TC3为行驱动器TC1TC2为列驱动器IC1IC2IC3贪有如下主要功能器件了解如下器件有利于对LCD模块的编程指令寄存器IR1R是用来寄存指令码与数据寄存器寄存数据相对应当Di1时在E信号下降沿的作用下指令码写入T

7、R数据寄存器DRDR是用来寄存数据的与指令寄存器寄存指令相对应当DI1时在E信号的下降沿作用卜图形显示数据写入DR或在E信号高电平作用下由DR读到DB7DB0数据总线DR和DDRAM之间的数据传输是模块内部自动执行的状态寄存器有效数据位3位用于记录忙信号标志位BF复位标志位RST以及开关显示状态位ONOFFXY地址计数器XY地址计数器是一个9位计数器高三位是X地址计数器低6位为Y地址计数器XY地址计数器实际上是作为DDRAM的地址指针X地址计数器为DDRAM的页指针Y地址计数器为DDRAM的Y地址指针X地址计数器是没有记数功能的只能用指令

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。