FPGA管脚分配时需注意的一些事项.doc

FPGA管脚分配时需注意的一些事项.doc

ID:27487825

大小:86.50 KB

页数:13页

时间:2018-12-04

FPGA管脚分配时需注意的一些事项.doc_第1页
FPGA管脚分配时需注意的一些事项.doc_第2页
FPGA管脚分配时需注意的一些事项.doc_第3页
FPGA管脚分配时需注意的一些事项.doc_第4页
FPGA管脚分配时需注意的一些事项.doc_第5页
资源描述:

《FPGA管脚分配时需注意的一些事项.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、FPGA管脚分配时需注意的一些事项  平台:XC4VSX55ISE10.1  设计过FPGA的原理图,看FPGA的手册,说管脚的分配问题,如时钟管脚要用GC类管脚,而且单端时钟输入时要用P类型的管脚,不能用N类型管脚等等。  一直以来都没有试验过,今天试验一把,以求各种验证。  1)GC类全局时钟管脚是否可用作普通IO使用?  所谓GC类管脚,就是在管脚的称是诸如IO_L1P_GC_LC等带有GC的管脚。其实手册中说的是GC类管脚可以用作IO的,但在《XilinxFPGA管脚分配时需注意的一些事项  平台:X

2、C4VSX55ISE10.1  设计过FPGA的原理图,看FPGA的手册,说管脚的分配问题,如时钟管脚要用GC类管脚,而且单端时钟输入时要用P类型的管脚,不能用N类型管脚等等。  一直以来都没有试验过,今天试验一把,以求各种验证。  1)GC类全局时钟管脚是否可用作普通IO使用?  所谓GC类管脚,就是在管脚的称是诸如IO_L1P_GC_LC等带有GC的管脚。其实手册中说的是GC类管脚可以用作IO的,但在《XilinxFPGA开发实用教程》(清华出版社)574页倒数第八行提到:“所有从全局时钟管脚输入的信号必

3、须经过IBUF元,否则在布局布线时会报错”,于是今天我试了一下,将某一GC类管脚分配给一个普通的输入口(也试验了分配给一个普通的输出口),经布局布线后,未出错。  因此得出结论:GC类全局时钟管脚可以作为普通IO使用。(不知道是不是我对书中提到的全局时钟管脚理解有误,如果是,请网友别拍我,敬请留言指正)  2)非GC类全局时钟管脚是否可以作时钟使用?  其实至于说能否作为时钟使用,这里有另一层函义。当然,如果你把一个普通IO口配置成输入口,就把它的输入信号作为时钟,那是没问题的。但我们一般不这么做,因为时钟信

4、号对于我们来说是一个很重要的信号,因此FPGA在内部会有特殊照顾,如果你使用FPGA传门为时钟预留的管脚,并作一些处理,那么你的时钟对于各种模块的时延是可以忽略的,因为时钟在布线时是单独走的一层,而如果你就仅用普通IO的话,经过FPGA内部布局布线后,从它的输到,再到各个使用时钟的地方,有的线长,有的线短,它的时延将是不一样的。这些东西还是看一些FPGA结构的内容吧。  在xilinx里有专门的DCMIP核可供调用,在ISE中执行project——>NewSource——>IP(COREGenerator&A

5、rchitectureWizard)——>FPGAFeaturesandDesign——>Clocking——>Virtex-4——>SingleDCMADVv9.1i,可得如下界面:    需要特别注意的是CLKINSource需要选择是External还是Internal,各自生成的源文件如下:  ==========================选择External=========================  `TImescale1ns/1ps  moduleclk_test(CLKIN_IN

6、,CLKIN_IBUFG_OUT,CLK0_OUT,LOCKED_OUT);  inputCLKIN_IN;outputCLKIN_IBUFG_OUT;outputCLK0_OUT;outputLOCKED_OUT;  wireCLKFB_IN;wireCLKIN_IBUFG;wireCLK0_BUF;wireGND_BIT;wire[6:0]GND_BUS_7;wire[15:0]GND_BUS_16;  assignGND_BIT=0;assignGND_BUS_7=7’b0000000;assignGN

7、D_BUS_16=16’b0000000000000000;assignCLKIN_IBUFG_OUT=CLKIN_IBUFG;assignCLK0_OUT=CLKFB_IN;IBUFGCLKIN_IBUFG_INST(.I(CLKIN_IN),.O(CLKIN_IBUFG));BUFGCLK0_BUFG_INST(.I(CLK0_BUF),.O(CLKFB_IN));DCM_ADVDCM_ADV_INST(.CLKFB(CLKFB_IN),.CLKIN(CLKIN_IBUFG),.DADDR(GND_BUS

8、_7[6:0]),.DCLK(GND_BIT),.DEN(GND_BIT),.DI(GND_BUS_16[15:0]),.DWE(GND_BIT),.PSCLK(GND_BIT),.PSEN(GND_BIT),.PSINCDEC(GND_BIT),.RST(GND_BIT),.CLKDV(),.CLKFX(),.CLKFX180(),.CLK0(CLK0_BUF),.CLK2X(),.CLK2X18

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。