半导体存储器

《半导体存储器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5第七章半导体存储器7.1基本要求1.熟悉随机存取存储器（RAM）的工作原理。2..掌握典型RAM的功能及容量扩展的方法。3.熟悉只读存储器（ROM）的结构、工作原理。4.熟悉常用EPROM的的功能及应用。7.2习题7.1某存储器具有6条地址线和8条双向数据线，问存储容量有多少位？7.2一个CMOS存储单元如图题7.2所示，试分析其工作原理。7.3指出下列存储系统各具有多少个存储单元，至少需要几条地址线和数据线。（1）64K×1（2）256K×4（3）1M×1（4）128K×87.4设存储器的起始地址全为0，

2、试指出下列存储系统的最高地址为多少？（1）2K×1（2）16K×4（3）256K×327.5MCM6264是MOTOROLA公司生产的8k×8位SRAM，该芯片采用28脚塑料双列直插式封装，单电源＋5V供电。图题7.5给出了该芯片的管脚排列图和逻辑功能图题7.2表，图中A0～A12为地址输入，DQ0～DQ7为数据输入/输出，G为读允许，W为写允许，E1、E2为片选，NC为空引脚。试用MCM6264SRAM芯片设计一个16k×16位的存储器系统，画出其逻辑图。5（a）引脚图（b）逻辑功能表图题7.5MCM626

3、4SRAM的引脚图和逻辑功能表7.6用16×4位EPROM实现下列各逻辑函数，画出存储矩阵的连线图。7.7用16×8位EPROM实现下列各逻辑函数，画出存储矩阵的连线图。7.8利用ROM构成的任意波形发生器如图题7.8所示，改变ROM的内容，即可改变输出波形。当ROM的内容如表题7.8所示时，画出输出端电压随CP脉冲变化的波形。5图题7.8表题7.8CPA3A2A1A0D3D2D1D0000000100100010101200100110300110111401001000501010111601100110

4、7011101018100001009100100111010100010111011000112110000001311010001141110001015111100117.3解答示例7.5解：一片MCM6264的存储容量是8k×8位，要求扩展为16k×16位的存储器系统。可见，位数需扩大两倍，字数也需扩大两倍。首先，将两片6264相并（A0～A12、W、G、E1、E2分别相并），每片6264有8个数据输入/输出端DQ0～DQ7，两片合并则有16个端：DQ0～DQ15。这样，由两片6264扩展得到8k×1

5、6位的存储器。若要使字数扩大两倍，可以对两组8k×16位存储器的E1、E25加适当的控制，并将其它端分别相并，即可扩展为16k×16位的存储器系统。其中，DQ0～DQ15是它的16条数据输入/输出线，A0～A13为14条地址输入线，W为写允许，G为读允许。扩展的存储器系统如图解7.5所示。图解7.57.6解：16×4位EPROM有四个地址输入端和四个数据输出端，可以实现四输入变量、四输出变量的逻辑函数。1.将逻辑函数展开为ABCD四变量逻辑函数的最小项表达式：2.画出存储矩阵的连线图：ABCD四输入变量由EP

6、ROM的地址端输入，Y1Y2Y3Y4四输出变量由EPROM的数据输出端引出。EPROM的与门阵列是固定的，或门阵列是可编程的，根据以上各式对或门阵列编程：表达式中包含的最小项，在或门阵列相应的位置上画点，否则不画。具体连线图如图解7.6所示。此电路即可实现本题要求的逻辑函数。5图解7.67.8解：由图题7.8可见，计数器的输出QAQBQCQD送入ROM的地址输入端A3A2A1A0，ROM的数据输出端D3D2D1D0又作为后级D/A转换器的输入。而对于D/A转换器来说，有：设计数器初始状态为0000，即A3A2

7、A1A0=0000，由表题7.8可知，对应的D3D2D1D0=0100，再根据上式计算可得：V0/K=-4；在第一个CP脉冲的作用下，计数器输出为0001，即A3A2A1A0=0001，由表题7.8知，D3D2D1D0=0101，根据上式计算得：V0/K=-5；……依照上述方法逐个计算，即得CP脉冲作用下各V0/K的值。据此即可画出输出端电压随CP脉冲变化的波形如图解7.8所示。图解7.8*讨论：大规模集成电路——只读存储器ROM属于组合逻辑电路。随着电子技术的发展，只读存储器已名不副实，它不仅可以读出所存储

8、的信息，而且可以方便地根据要求现场编程，这一改进使ROM除可以存储二进制信息外，其用法更加灵活、多变。题7.6体现了它在实现任意复杂的多输入、多输出组合逻辑函数方面的应用，题7.8体现了它在构成任意波形发生器方面的应用。与中小规模集成电路相5比，其设计过程更加简单、方便、可靠性更高、成本更低。7.4答案7.126×8=64×8位7.2图题7.2所示电路为六管（T1～T6）CMOS静态存储单元，其中T