声纳脉冲侦察模块的硬件设计及实现

声纳脉冲侦察模块的硬件设计及实现

ID:25348493

大小:52.50 KB

页数:5页

时间:2018-11-19

声纳脉冲侦察模块的硬件设计及实现_第1页
声纳脉冲侦察模块的硬件设计及实现_第2页
声纳脉冲侦察模块的硬件设计及实现_第3页
声纳脉冲侦察模块的硬件设计及实现_第4页
声纳脉冲侦察模块的硬件设计及实现_第5页
资源描述:

《声纳脉冲侦察模块的硬件设计及实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、声纳脉冲侦察模块的硬件设计及实现

2、第1内容加载中...摘 要:介绍了声纳脉冲侦察模块的测向测距原理、硬件设计及其实现。声纳脉冲侦察模块硬件电路以数字信号处理器为核心,通过可编程门阵列实现逻辑控制,再配以适当的片外存储器及其它外围电路,从而构成一个嵌入式系统。通过对设计需求的分析,提出了设计思路,给出了设计的具体方案。本模块已通过各项指标测试,工作稳定、性能优良。  关键词:声纳脉冲侦察测向测距数字信号处理器可编程门阵列  测定水下以及水面目标的位置是声纳系统的重要任务,目标的位置由目标的弦角(或方位角)和距离决定。声纳脉冲侦察模块作为声纳侦察系统的一部分,担负着测向和

3、测距的任务。声纳脉冲侦察模块通过测定三路信号的时延差以及时延差的差来测定目标的方位和距离。  随着电子技术的发展,水声设备也加速了更新换代的步伐。水声设备的发展方向应该是现代化、小型化、智能化,一些原来用硬件实现的功能可以由软件来完成,这为功能的更新和发展提供了极大的便利。正是顺应这一趋势,结合实际进行了声纳脉冲模块的改造。如图1所示,声纳脉冲侦察模块可以分为两大部分:模拟部分和数字部分。现只就声纳脉冲侦察模块数字部分的设计进行阐述。下面介绍声纳脉冲侦察模块的测向测距原理、硬件设计及其实现。500)this.style.ouseg(this)">图1声纳脉冲侦察模块系

4、统框图1声纳脉冲侦察模块测向测距原理  目前,被动测距声纳主要有两种类型:共形阵和拖曳式线列阵,它们都是直线阵。共形阵在舰艇壳体上配置三对(左、右舷侧各三个)子阵。阵元的布放可分为对称阵和非对称阵。对称阵的三个阵元在直线上等间距布放,非对称阵的三个阵元的间距之比是1:2。对于三元阵来说,对称阵和非对称阵的测向、测距原理是相同的。由于阵型的差异,非对称阵和对称阵在测距计算、距离模糊的范围、时延测量误差对测距误差的影响等方面也存在差异。  下面以非对称阵为例给出测向测距原理[1~2]。如图2所示,设三元非对称阵首中阵元的间距为d,目标方位角为θ,目标到各阵元的距离分别为r

5、1、r2、r3,其中,r2为要测定的目标距离r。500)this.style.ouseg(this)">图2三元非对称阵测向及测距模型  在极坐标系中,设目标的坐标为S(r,θ),三个阵元的坐标分别为1:(d,0),2:(0,0),3:(2dπ),声速为c,目标信号到达各个阵元的时延差分别为τ12、τ23、τ13。其中,τ12表示阵元1、2接收信号的时间差,τ23表示阵元2、3接收信号的时间差,阵元1、3接收信号的时间差τ13为τ12和τ23两者之和。稍加分析和推导可得到在远场的目标方位的近似公式为:  500)this.style.ouseg(this)">2设计需

6、求分析2.1声纳脉冲侦察模块的主要任务  声纳脉冲侦察模块需要完成的任务主要为:在搜索状态下实时检测声纳脉冲的到达,并快速测量声纳脉冲的频率和目标的方位;在跟踪状态下,进一步解算出目标的距离以及声纳脉冲的重复周期,给出置信度。2.2输入输出接口  声纳脉冲模块的输入信息包括:左右舷的艏、舯、艉共六路已放大滤波的阵元信号;存储在EPROM中的阵长、水听器阵基线和舰艇的艏艉线之间的夹角和误差修正表;实时测得的水中声音的传播速度;跟踪命令。输出信息包括:搜索状态和跟踪状态显示信息;解算出的频率、方位、距离等数据;故障自检结果。2.3软件对硬件的要求  按照侦察模块功能要求,

7、系统软件的工作主要由三个进程构成,如图3所示。系统平时工作在实时检测进程;一旦检测到声纳脉冲,系统就进入数据存储进程,将由模/数转换器输入的数据存入存储器;完成数据存储之后进入数据解算进程,解算之后的结果输出给显控台,然后重新进入检测进程。上述过程将一直循环往复。500)this.style.ouseg(this)">图3系统工作进程图2.3.1实时检测计算量  在实时检测进程中,外部六路阵元输入信号由模/数转换器进行同步并行采样。根据系统要求,每路采样频率为1MHz。数字信号处理器在进行实时检测时要对数据进行降采样处理,使采样频率降为100kHz。数字信号处理器对其

8、中的四路信号(左右舷的艏艉通道)进行实时自适应线谱增强(ALE)运算,以检测声纳脉冲。根据算法分析,计算单路ALE约需要300个指令周期,四通道共需1200个指令周期,若采样频率为100kHz,则数字信号处理器的运算能力应大于120MIPS。2.3.2数据存储量  当检测到信号时,数字信号处理器开始将六路数据中的三路(左舷或右舷的艏、舯、艉阵元)存入数据存储器中。存储单元的大小是由解算所需的最大数据量、系统的采样速率、三路信号间的最大延时等因素决定的。假设阵长D=45m,取声速c=1500m/s,则在±60°扇面内,艏艉阵元之间信号到达的最大延时为:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。