基于x24c45芯片的非易失性数据存储设计

基于x24c45芯片的非易失性数据存储设计

ID:23912598

大小:51.50 KB

页数:6页

时间:2018-11-11

基于x24c45芯片的非易失性数据存储设计_第1页
基于x24c45芯片的非易失性数据存储设计_第2页
基于x24c45芯片的非易失性数据存储设计_第3页
基于x24c45芯片的非易失性数据存储设计_第4页
基于x24c45芯片的非易失性数据存储设计_第5页
资源描述:

《基于x24c45芯片的非易失性数据存储设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于X24C45芯片的非易失性数据存储设计

2、第1摘要:介绍了一种设计思想独特的非易失性存储器X24C45,其特点是能满足频繁更新数据和快速存取数据的需求。强调了在硬件设计时应特别注意的问题,给出了有关该芯片操作的编程实例。关键词:非易失性存储器自动存储单片机在智能化电子产品的设计过程中,经常会遇到一些重要数据的非易失性保存问题。早期普遍采用的是电池维持RAM供电以实现整机掉电后的数据保存。但这样做会由于电池本身的原因,如电池的使用寿命相对较短及某些恶劣环境(高湿高温等)导致电池失效,而引起数据丢失的情况出现。

3、同时电池体积相对较大,会严重限制某些电子产品的微型化设计。目前非易失性的数据保存方法多采用EEPROM。但EEPROM也有其弱点,一是擦次数有限(多为10万次),二是定入速率慢,这样就限制了其在许多需要频繁更新数据且需高速传输数据场合中的应用。500)this.style.ouseg(this)">本文介绍的存储器芯片X24C45,可以较好地解决上述非易失性数据存储过程中遇到的难题。1X24C45的功能特点X2C45是Xicor公司开发的一种设计思想独特的非易失性存储器。这种器件将RAM和EEPROM制作在同

4、一块芯片上,RAM存储阵列(16×16)的各个bit与EEPROM存储阵列的各个bit一一对应,通过软件指令或外部输入能够使数据在两个存储阵列之间相互传送。其中的RAM存储阵列正常工作时能实现数据与外部芯片的随机存取功能,这样可保证该芯片适合数据快速存取的场合;而在电源电压降至阈值电压时,该芯片能自动将RAM中的当前数据传输至EEPROM中,这样就保证了掉电时的数据非易失性保存。掉电情况在绝大多数系统中都不会频繁出现,故对EEPROM的擦写次数相应地不会太多。而X24C45中EEPROM的擦写闪数又高达100

5、万次,可见X24C45完全能胜任在数据频繁更新的场合实现非易失性存储的任务。X24C45的引脚图如图1所示。脚1为片选端,当该脚为高时片选有效,当该脚为低时芯片处于低功耗待机状态,且X24C45中的指令寄存器被复位;脚2为串行时钟端;脚3为串行数据输入;脚4为串行数据输出;脚5为接地端,脚8为电源端;脚7为漏极开路输出,当电源电压降至低于自动存储阀值电压VASTH(VASIT在4.0V~4.3V范围)时,脚7为低,对外部电路发出一个掉电报警或掉电复位信号,可见该芯片同时具有电源监视功能。脚6输入一个低电平时,

6、将会执行由EEPROM将数据传输到RAM的操作。2X24C45的指令集及工作时序X24C45的各种功能主要是由软件来实现。CPU通过DI端口向X24C45中的指令寄存器传送一个指令,以实现某个功能。其指令集如表1所示。表1X24C45指令集指令格式功能中数据存储进EEPROM自动存储使能将数据写入RAM,地址为AAAA写使能置位(写和存储被允许)将EEPROM中数据送回RAM从RAM中读出数据,地址为AAAA由表1可见,所有指令的最高位都为“1”。所以在片选信号CE为高有效时,DI口由低电平跳变出一个时钟周期

7、的高电平,表明开始输入一个指令,其工作时序如图2所示。由RAM将数据存入EEPROM的操作条件限制较严格,为的是防止对EEPROM的意外写操作(因为EEDPROM的擦写次数有限,不必要的写操作应避免)。所以该存储功能的实现,必须满足以下三个条件同时成立:接收到STO指令;接收到的数据送回到RAM中的同时,应使X24C45内部的“前次数据恢复”锁存器置位。另外需要说明的是,在将RAM中的数据存入EEPROM的操作过程中,X24C45的其它所有功能都被禁止。ENAS指令将X24C45内部的“自动存储器使能”锁存器

8、置位,从而允许在电源电压降至低于自动存储阀值电压VASTH时,自动执行将RAM中的数据存入EEPRO的操作。500)this.style.ouseg(this)">为了少占用CPU的I/O端口,X24C45的DI脚和DO脚通常连接到CPU的同一个I/O口(如图1所示)。READ指令将RAM中AAAA地址的数据读出,该指令的最低位为无关位,这样正好允许在READ指令的第八个时钟周期内将I/O口由输出转换为输入。RAM的读操作时序如图3所示。的AAAA地址中,其时序如图4所示。需要说明的是,RAM中的每个地址存储

9、16bit数据。3X24C45应用时需注意的问题X24C45实际应用时与CPU的连接如图1所示。前面已经提到为节省CPU的I/O端口,可以将DI脚和DO脚连接到CPU的同一个I/O口(PA4)。在此要特别强调的是,电容C和二极管D本来是没有加上去的,X24C45芯片手册中也没有这样说明。但在实际应用中笔者发现,在没有加上电容C和二极管D的情况下,X24C45会出现掉电时备份数据出错的现象。究其原因,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。