基于fpga的函数信号发生器设计

基于fpga的函数信号发生器设计

ID:23422144

大小:3.47 MB

页数:83页

时间:2018-11-07

基于fpga的函数信号发生器设计_第1页
基于fpga的函数信号发生器设计_第2页
基于fpga的函数信号发生器设计_第3页
基于fpga的函数信号发生器设计_第4页
基于fpga的函数信号发生器设计_第5页
资源描述:

《基于fpga的函数信号发生器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、湘潭大学硕士学位论文基于FPGA的函数信号发生器设计500MHz的频率,采样的频率可达1.25GHz。由上可以看出,函数信号发生器发展很快[15-16]。1.3研究信号发生器的目的及意义函数信号发生器是信号源的一种,主要给被测电路提供所需要的己知信号(各种波 形),然后用其它仪表测量感兴趣的参数。它不是测量仪器,而是根据使用者的要求,作为激励源,仿真各种测试信号,提供给被测电路,以满足测量或各种实际需要。目前我国在研制信号发生器方面取得了可喜的成果。但总的来说,我国信号发生器还没有形成真正的产业。就目前国内的成熟产品来看,核心部分多为专用芯片,存

2、在着成本高、控制不灵活等缺点,并且我国目前信号发生器的种类和性能都与国外同类产品存在较大的差距,因此,开发高性价比的函数信号发生器,保持与国外同类产品在性价比上的优势,打破国外的技术垄断和封锁,对发展我国电子行业有着非常重大的意义,具有广泛的应用前景,加紧对这类产品的研制显得迫在眉睫。1.4本文研究的主要内容课题研究的具体内容如下:(1)查阅有关中英文文献,熟悉FPGA结构与使用方法,掌握用VHDL语言、Quartus II6.0、MATLAB7.0、DSPBuilder6.0等软件进行设计的流程;(2)对DDS理论进行研究和分析,以DDS为基础

3、,使用MATLAB7.0、DSPBuilder6.0、QuartusII6.0等一系列工具软件及IP核,利用FPGA设计出能输出调幅波、正弦波、方波、三角波、锯齿波和调频波等多种波形的函数信号发生器并进行测试。(3)研究任意波形的产生。第3页共57页湘潭大学硕士学位论文基于FPGA的函数信号发生器设计第2章函数信号发生器工作原理与实现工具介绍1.3DDS的原理和结构DDS(DirectDigitalSynthesizer)直接数字合成器是从相位概念出发直接合成所需波形的一种新的频率合成技术[17-19]。直接在基准时钟的准确相位控制下获得合成频率

4、输出。它是以一个固定频率精度的时钟作为参考时钟源,通过数字信号处理技术产生一个频率和相位可调的输出信号。从本质上来说,它是由设置的二进制控制字对参考时钟做除法运算。控制字一般是24~48位字长。所以,可以认为DDS就是数字信号处理理论的延伸,是数字信号中信号合成的硬件实现问题。6.0DDS的原理DDS(DirectDigitalSynthesizer)即直接数字合成器,是一种新型的频率合成技术。广泛用于信号发生器的设计中[20-26]。对于正弦信号发生器,它的输出可以用(2-1)式来描述[27]:S=Asinωt=Asin(2πft)(2-1)o

5、utout其中Sout是指该信号发生器的输出信号波形,fout指输出信号对应的频率。上式 的表述对于时间t是连续的,为了用数字逻辑实现该表达式,必须进行离散化处理,用 基准时钟clk进行抽样,令正弦信号的相位如(2-2)式所示:θ=π(2-2)2ftout在一个clk周期Tclk,相位θ的变化量为(2-3)式所示:2π∆fToutθ==(2-3)2πfoutclkfclk(2-3)式中fclk指clk的频率,对于2π可以理解成“满”相位,为了对∆θ进行数字量化,把2π切割成2N份,由此每个clk周期的相位增量∆θ用量化值B∆θ来表述,如(2-4)

6、式所示:∆θB≈⋅2N(2-4)∆θ2π(2-4)式中B∆θ为整数。(2-4)式与(2-3)式联立可得(2-5)式:Bff∆2Ntθ=outouBθ=⋅(2-5)N∆2ffclkclk显然,信号发生器的输出可描述为(2-6)式:第4页共57页湘潭大学硕士学位论文基于FPGA的函数信号发生器设计S=A+∆A⋅(B+B)=Af(B+B)sin()sin2πθθoutkNθ∆θθ∆θ−=1sin2k−k−11(2-6)(2-6)式中θK-1指前一个clk周期的相位值,同样得出(2-7)式:Bθk1−θkN−12≈⋅(2-7)2π由上面的推导

7、可以看出,只要对相位的量化值进行简单的累加运算,就可以得到正弦波信号的当前相位值,而用于累加的相位增量量化值B∆θ决定了信号的输出频率 fout,并呈现简单的线性关系。直接数字合成器DDS就是根据上述原理而设计的数字控制频率合成器。1.3DDS的基本结构基本DDS结构包括数字器件和模拟器件两部分。主要由相位累加器、ROM波形查 询表、数/模转换器(D/A)构成。相位字输入同步寄存器数据线位宽N频率字输入同步寄存器NN寄存器MM正弦ROM查找表D/A正弦信号输出相位累加器相位调制器clk系统时钟图2-1基本DDS结构如图2-1所示是DDS的基本结构

8、,主要由相位累加器、相位调制器、正弦ROM查 找表和数/模转换器(D/A)构成。图中的相位累加器、相位调制器、正弦ROM查找表 是DDS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。