eda技术实验指导书

《eda技术实验指导书》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子设计自动化实验指导书赵增荣河北师范大学目录实验一：熟悉MAX+PLUSII软件的使用…………1实验二：层次化结构设计…………………………5实验三：设计项目的验证…………………………8实验四：原理图与语言进行项目设计的比较……10实验五：扫描显示电路的驱动……………………12实验六：十六进制计数器显示电路………………15实验一:熟悉MAX+PLUSII软件的使用一实验目的：1熟悉MAX+PLUSII软件的使用。2初步了解可编程逻辑器件设计的过程。二实验内容：1设计并输入十二进制同步计数器原理图m12.

2、gdf，并形成默认逻辑符号m12.sym。2设计并输入六十进制计数器原理图con60.gdf，并形成默认逻辑符号con60.sym（选作）。三实验步骤：（一）进入Windows操作系统，打开MAX+PLUSII软件。1启动FileProjectName菜单,输入设计项目的名字。2启动菜单FileNew，选择GraphicEditorFile，打开原理图编辑器，进行原理图设计输入。(二)设计的输入1．放置器件在原理图上①在原理图的空白处双击鼠标右键，出现对话框；②在光标处（SymbolName处）输入

3、元件名称或用鼠标点取元件，按下OK即可。③如果安放相同元件，只要按住Ctrl健，同时用鼠标拖动该元件即可。2．添加连线到器件的管脚把鼠标移到元件引脚附近，则标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。3．保存原理图单击保存按钮，对于第一次输入的新原理图，出现类似文件管理器的图框，选择合适目录合适名称保存刚才输入的原理图，其扩展名为.gdf,本实验中1）取名为m12.gdf。2)取名为con60.gdf。（三）编译启动MAX+PLUSIICompiler菜单，点击AssignDevice

4、菜单，选择器件（本设计一律选用FLEX10K系列的EPF10K10LC84_3芯片）,按Start开始编译，并显示编译结果，生成*.sof文件，以便硬件下载和编程时调用，同时生成*.rpt文件，可详细查看编译结果，编译成功后保存并形成默认符号*.sym。（四）管脚的重新分配、定位启动MAX+PLUSIIFloorplanEditor菜单.FloorplanEditor显示该设计项目的管脚分配,用户可手动分配管脚,也可通过软件自动分配管脚.用户手动分配管脚过程如下:1、按下手动分配管脚按钮,所有输入、输

5、出端口都会出现在UnassignedNodes栏框内。2、用鼠标按住某输入、输出口名称,并拖到下面芯片的某一管脚上,松开鼠标左键,便完成一个管脚的分配。注意:芯片上有一些特殊功能管脚,进行管脚编辑时一定要注意；另外,在芯片选择中,如果选Auto(软件自动分配管脚),则不允许对管脚进行再分配。3、管脚分配完成后，重新编译，然后按下最终管脚分配按钮，此时窗口中显示的就是供下载到硬件上的管脚分配方案。（与手工分配方案一致）注意：手动分配后必须要再编译一次，否则管脚端口和内部连线还是第一次编译后的结果。（五）器

6、件下载1启动MAX+PLUSIIProgrammer.2选择JTAGMulti—DeviceJTAGChain菜单项。3启动JTAGMulti—DeviceJTAGChainsetup…菜单项。4点击SelectProgrammingFile…按钮，选择要下载的.sof文件，然后按Add加到文件列表中。5如果不能正确下载，可点击DetectJTAGChainInfo按钮进行测试，查找原因。最后按OK退出。6按Configure按钮完成下载。(六)电路板上的连线按管脚分配与实物相连。四实验报告要求1

7、论述实验步骤。2写出实验心得。五实验思考题如何形成默认逻辑符号？附图：十二进制计数器实验二：层次化结构设计一实验目的：1熟悉MAX+PLUSII软件用硬件描述语言输入设计项目的方法。2了解层次化结构设计。二实验内容1设计一个六十进制脉冲计数器原理图，并形成默认逻辑符号con60.sym。见附图。2使用MAX+PLUSII软件的文本编辑器（texteditor）设计并输入共阳极7段数码显示的译码文件DELED.vhd,并形成默认逻辑符号DELED.sym。见附图。3建立高层项目图形文件c60，调入con6

8、0.sym和DELED.sym,连接并形成六十进制的显示电路。见附图。三实验步骤（一）进入Windows操作系统，打开MAX+PLUSII软件。1）启动FileProjectName菜单，输入设计项目的名称。2）点击AssignDevice菜单，选择器件。（本设计一律选用EPF10K10LC84_3）(二)设计的输入1．原理图设计输入、编译和生成默认逻辑符号（实验步骤详见实验一）。2．VHDL语言设计输人1）新建项目并指定设计项目名为D