微机接口技术-第3章 io端口地址译码技术

《微机接口技术-第3章 io端口地址译码技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章IO端口地址译码技术3.1I/O地址空间和存储器地址空间一样，IO地址空间也是一片连续的地址单元。地址单元可以被任何外设使用，但不可以地址冲突。和存储单元一样，都是以数据字节来组织的。内存内存接口CPU系统总线：地址总线XA19-0，数据总线XD7-0，控制总线/XIOR……智能仪器接口通信接口过程控制接口输入接口输出接口外存接口数字化存储示波器，数字化万用表终端调制解调器TTY电传机A/D转换器开关量输入D/A转换器开关量输出键盘数字化仪光笔图形输入声音输入扫描仪点阵打印CRT显示激光打印液晶

2、显示喷墨打印绘图仪X-Y记录仪硬盘软盘光盘磁带系统总线接口3.1I/O端口一。IO端口及其编码方式1.IO端口端口是接口电路中能被CPU直接访问的寄存器的地址。计算机给接口电路中的每个寄存器分配一个地址。IO操作指CPU对设备相关的IO端口的访问操作，而不是对IO设备的操作二。IO端口地址编码方式1、统一编址方式端口地址与存储器地址统一编址译码器CPUAB去存储器芯片去I/O接口芯片Y０---iYi+1---j优点：指令丰富，电路简单。缺点：外设占用存储器空间，内存容量减小。内存译码器8088CPU（最大模

3、式）系统总线AB去存储器去I/O接口/Y0-i/Y0-j接口译码器/XMENR/XMEMW/XIOR/XIOW注：最大模式下系统的控制总线来源于总线控制器8288和DMA总线仲裁逻辑2、独立编址方式优点：存储器和外设都有自己的地址译码器，地址空间独立，互不影响。用专用的I/O指令访问I/O端口。三。独立编址方式的端口访问输入指令：INAL,n;n为8位IO端口地址INAL,DX;16位地址用DX间址输出指令：OUTn,ALOUTDX,AL1.IO地址宽度IO地址在00H－0FFH，称为8位地址宽度；IO地址在010

4、0H－FFFFH，称为16位地址宽度说明：不论IO地址宽度是8位，还是16位，都可以用DX间接寻址；只有IO地址是8位宽度才能直接寻址。2.IO数据宽度当一次传输1个端口数据，即8位数据时，用AL累加器当一次传输连续2个端口数据，即16位时，用AX累加器3.3IO端口地址分配一。IO接口硬件分类系统板（主板）上的IO芯片（如定时器，并口等等）IO扩展槽上的接口控制卡（声卡、网卡、软驱卡、显卡）二。IO端口地址分配参看表3.1表3.2三。IO端口地址选用的原则被系统配置已经占用的不可用计算机厂家声明保留的地址不要使用一般

5、IBM实验卡用300H-31FH。3.4I/O端口地址译码一。IO地址译码电路工作原理及作用输入信号：地址信号，控制信号输出信号：“选中”信号。原理：译码器根据地址和控制信号，产生选中信号。不同的地址控制组合，最多只可能使一根“选中”信号有效，该有效的选中信号用于打开它所连接的IO接口芯片的数据线与系统线的通路总开关。地址译码器地址信号控制信号“选中”信号“地址”信号线“控制”信号线“选中”信号线在这一段时间，3个控制信号没有同时有效，译码器“选中”信号线输出全部无效000000000000111111111111控制

6、信号有效时，地址000时，仅/IOY0有效。其余选中线全无效二。I/O端口地址译码方法：1.简单接口芯片，只含有一个端口，内部不带带译码器，译码器设计原则：由“IO地址”信号和“IO读/写”控制信号的不同组合实现。控制芯片内寄存器的入口或出口开关。T1T2T3、TWT40026H号IO端口地址来自CPU内AL中的数据向IO端口写数据时（OUT0026H，AL）系统总线时序（假设（AL）=22H）CLKXA15-0XREADYXD7-00026H22HT1T2T3、TWT40025H号IO端口地址来自0025H号IO端口

7、的数据从IO端口读出数据（INAL,0025H）时系统总线时序（（25H端口）=11H）CLKXA15-0XREADYXD7-011H0025H外部译码器1个存储单元（8bit）8个&&/XIOW/XIORD0-7XA0-15单个端口IO芯片（如373）内部读写控制原理图8个同时控制8个3态门GOEXD0-7I写I读/Y控制线始终保持有效或不带控制线二。I/O端口地址译码方法：2.多端口芯片（内部带译码器）由地址信号和控制信号的不同组合实现。其原则是：(2).低位地址线直接连接到I/O接口芯片，由内部译码器实现选中

8、存储单元或IO端口。例如：8255内部有四个端口寄存器，则至少要留出2低位地址线用于8255内部寻找寄存器(1).高位地址与CPU的控制信号组合，经外部译码电路产生I/O接口芯片的片选信号(/CS)，实现选中芯片（就是打开芯片内部译码器）。译码器1个存储单元（8bit）8个&&/WR/RDD0-7A0~i存储器或IO接口芯片内