实验一 组合逻辑电路的设计1

《实验一 组合逻辑电路的设计1》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一组合逻辑电路的设计一、实验目的：1、掌握组合逻辑电路的设计方法。2、掌握组合逻辑电路的静态测试方法。3、加深FPGA设计的过程，并比较原理图输入和文本输入的优劣。4、理解“毛刺”产生的原因及如何消除其影响。5、理解组合逻辑电路的特点。二、实验的硬件要求：1、EDA/SOPC实验箱。2、计算机。三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与

2、以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn为输入信号，L0、L1、…、Lm为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示：组合逻辑电路··············X0XnL0Lm图1.1组合逻辑电路框图L0=F0(X0,X1,···Xn)···Lm=F0(X0,X1,···Xn)（1.1）2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据

3、给定的逻辑功能，求出可实现该逻辑功能的最合理组合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路

4、的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。图1.2组合电路设计步骤示意图图3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中还要考虑器件和导线产生的延时）。②组合逻辑电路设计时应尽量避免直接或间接的反馈，以免出现不确定的状态或形成振荡。如右图设计的基本触发器，当输入~S、~R从“00”变为“11”时，无法确定Q和~Q的值。③组合逻辑电路容易出现“毛刺”，这是由于电路“竞争－冒险”

5、产生的。如图1.3所示，图中与门的两个输入分别由信号A经过不同路径传递而来。按照理想情况分析，电路输出端应该始终为L=A·~A=0。考虑到信号在逻辑门中的传输延迟，~A到达与门输入端的时间始终落后于A。图3.2-1（b）的波形显示，信号A的四次变化都产生了竞争。但这四次竞争引起的结果是不一样的。第一次和第三次竞争造成输出错误，第二次和第四次竞争则没有造成输出错误。换言之，只有第一次和第三次竞争引起了冒险，产生了尖峰干扰。图1.3竞争－冒险实例由于“毛刺”的影响，应避免使用组合逻辑电路直接产生时钟信号，

6、也应避免将组合逻辑电路的输出作为另一个电路的异步控制信号。如右图，本意是设计一个计数范围为“0~5”的六进制计数器，即输出QD、QC、QB、QA从5“0101”变到6“0110”时，与门输出“1”，控制“CLR”异步复位到“0000”，但是由于输出从3“0011”变到4“0100”时，QC先于QB从“0”变到“1”，导致短暂的“0111”出现，使与门输出“1”，引起复位，从而使实际的电路计数范围为“0~3”，与设计的初衷相悖。④用VHDL描述组合逻辑电路时，所有的输入信号都应放在敏感信号表中。⑤用IF

7、语句和CASE语句描述电路分支时，一定要列举出所有输入状态（一般在最后加上“else”或“whenothers”分支），否则在综合时将引入LATCH，使电路输出出现延时。四、实验内容：1、用原理图方式设计1位二进制半加器半加器。用开关K1、K2输入A、B，用两个LED显示S和C。1、设计一个BCD码加法器。BCD码是二进制编码的十进制码，也就是用4位二进制数来表示十进制中的0～9这十个数。由于4位二进制数有0000～1111共16种组合，而十进制数只需对应4位二进制数的10种组合，故从4位二进制数的1

8、6种组合中取出10种组合来分别表示十进制中的0～9，则有许多不同的取舍方式，于是便形成了不同类型的BCD码。本实验我们只针对最简单的情况，也是最常见的BCD码，就是用4位二进制的0000～1001来表示十进制的0～9，而丢弃4位二进制的1010～1111共6种组合，这样一来，就相当于用4位二进制的0～9对应十进制的0～9。这样的BCD码进行相加时会出现两种可能，一种可能是当两个BCD码相加的值小于10时，结果仍旧是正确的BCD码；另外一种可能是当两个码相