电子技术基础数字部分（第5版）

《电子技术基础数字部分（第5版）》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子技术基础：数字部分（第5版）·作　　者：康华光著华中科技大学电子技术课程组编·丛书名：·出版社：高等教育出版社·ＩＳＢＮ：9787040177909·出版时间：2006-01-01·版　　次：5·页　　数：536内容简介　　《电子技术基础：数字部分（第5版）》为普通高等教育“十五”国家级规划教材。前版荣获2002年全国普通高等学校优秀教材一等奖。其特点如下：（1）加强了数字逻辑的概念与设计；（2）以CMOS器件为主兼顾其他类型的器件；（3）引入了Verilog硬件描述语言和QUARTUSⅡ集成开发软件，利用PLD和EDA技术可以实现多种数字逻辑电路；（4）采用新的思路和技术构建模数和数模转

2、换器,作为模拟电路和数字电路的接口。　　全书内容包括：数字逻辑概论，逻辑代数和Verilog硬件描述语言，逻辑门电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，存储器、复杂可编程器件和现场可编程门阵列，脉冲波形的产生和变换，模数和数模转换器，数字系统设计基础。　　《电子技术基础：数字部分（第5版）》可作为高等学校电气信息类（含电气类、电子类）等专业“数字电子技术基础”课程的教材。AA472FFD8D1EE07E77279E739A4F9A7E目录1数字逻辑概论1.1数字电路与数字信号1.1.1数字技术的发展及其应用1.1.2数字集成电路的分类及特点1.1.3模拟信号和数字信号1.1.4数字信

3、号的描述方法1.2数制1.2.1十进制1.2.2二进制1.2.3十一二进制之间的转换1.2.4十六进制和八进制1.3二进制数的算术运算1.3.1无符号二进制数的算术运算1.3.2带符号二进制数的减法运算1.4二进制代码1.4.1二一十进制码1.4.2格雷码1.4.3ASCII码1.5二值逻辑变量与基本逻辑运算1.6逻辑函数及其表示方法小结习题2逻辑代数与硬件描述语言基础2.1逻辑代数2.1.1逻辑代数的基本定律和恒等式2.1.2逻辑代数的基本规则2.1.3逻辑函数的代数化简法2.2逻辑函数的卡诺图化简法2.2.1最小项的定义及其性质2.2.2逻辑函数的最小项表达式2.2.3用卡诺图表示逻辑函数

4、2.2.4用卡诺图化简逻辑函数2.3硬件描述语言VerilogHDL基础2.3.1Verilog的基本语法规则2.3.2变量的数据类型2.3.3Verilog程序的基本结构2.3.4逻辑功能的仿真与测试小结习题3逻辑门电路3.1MOS逻辑门电路3.1.1数字集成电路简介3.1.2逻辑电路的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数3.1.9NMOS门电路3.2TTL逻辑门电路3.2.1BJT的开关特性3.2.2基本BJT反相器的动态性能3.

5、2.3TTL反相器的基本电路3.2.4TTL逻辑门电路3.2.5集电极开路门和三态门电路3.2.6BiCMOS门电路3.2.7改进型TTL门电路——抗饱和TTL电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.5.1正负逻辑问题3.5.2基本逻辑门电路的等效符号及其应用3.6逻辑门电路使用中的几个实际问题3.6.1各种门电路之间的接口问题3.6.2门电路带负载时的接口电路3.6.3抗干扰措施3.7用VefilogHDL描述逻辑门电路3.7.1CMOS门电路的Verilog建模3.7.2CMOS传输门电路的Verilog建模小结习题4组合逻辑电路4.1组合逻辑电

6、路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险4.3.1产生竞争冒险的原因4.3.2消去竞争冒险的方法4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器／数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电路4.5组合可编程逻辑器件4.5.1PLD的结构、表示方法及分类4.5.2组合逻辑电路的PLD实现4.6用VerilogHDL描述组合逻辑电路4.6.1组合逻辑电路的门级建模4.6.2组合逻辑电路的数据流建模4.6.3组合逻辑电路的行为级建模小结习题5锁存器和触发器5.1双稳态存储单元电路5.1.1双稳态的概念5.1.2双稳态存储单元电路5.2

7、锁存器5.2.1SR锁存器5.2.2D锁存器5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器5.3.3利用传输延迟的触发器5.3.4触发器的动态特性5.4触发器的逻辑功能5.4.1D触发器5.4.2JK触发器5.4.3T触发器5.4.4SR触发器5.4.5D触发器功能的转换5.5用VerilogHDL描述锁存器和触发器5.5.1时序电路建模基础5.5.2锁存器和触发器的