vhdl硬件描述语言实验指导书(部分)

《vhdl硬件描述语言实验指导书(部分)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VHDL硬件描述语言实验指导书(部分)-----------------------Page1-----------------------目录第一部分QuartusⅡCPLD开发系统简介................1第二部分基础验证实验.............................16实验1译码器及译码显示电路设计.................16实验2编码器及数据选择器设计...................20实验3加法器设计...............................23实验4乘法器设计.........

2、......................26实验5触发器设计...............................34实验6寄存器设计...............................39实验7移位寄存器设计...........................41实验8计数器设计...............................44实验9可预置数的计数器设计.....错误！未定义书签。第三部分设计型实验...............错误！未定义书签。实验1频率计设计...............错误！未定义书签。实

3、验2多功能数字钟设计.........错误！未定义书签。实验3彩灯控制器设计...........错误！未定义书签。实验4交通灯控制器设计.........错误！未定义书签。0-----------------------Page2-----------------------第一部分QuartusⅡCPLD开发系统简介1．1概述ALTERA公司的CPLD开发系统目前主要MAX+PLUSⅡ和QuartusⅡ两种，其中MAX+PLUSⅡ在前面几章内容已经做了详细介绍。QuartusⅡ的用途与MAX+PLUSⅡ是一致的也是解决CPLD/FPGA开发过程中的

4、编辑、编译、综合及仿真等内容。目前最高版本为QuartusⅡ2.1，是目前CPLD/FPGA开发工具中较为理想的综合、仿真软件。具有许多优良的特性。1、承了MAX+PLUSⅡ的优点：图形输入依然形象，图形符号与MAX+PLUSⅡ符号一样符合数字电路的特点，大量74系列器件符号使初学者在较短的时间内利用图形编辑设计出需要的电路。文本输入几乎与MAX+PLUSⅡ相同，而且在文本的每一行都有行号，使用语言编写的电路清晰易读。底层编辑仍然采用Chipview方式，管脚排列位置映射了实际器件管脚，简单的鼠标拖放即可完成底层编辑。2、持的器件更多：除了支持MAX3

5、000、MAX7000、FLEX6000、FLEX10KE、ACEX1K等MAX+PLUSⅡ已支持的器件外，还支持PEX20K、APEX20KE，APEXⅡ、EXCALIBUR-ARM、Mercury、Stratix等MAX+PLUSⅡ下无法支持的大容量高性能的器件。3、综合器的功能更强大：QuartusⅡ的环境下已经集成了DesignArchitect、Designcompiler、FPGAcompiler、FPGAcompilerⅡ、FPGAcompilerⅡAlteraEdition、FPGAExpress、LeonardSpectrum、Leo

6、nardSpectrum(level1)、Sinplify、Viewdraw等强有力的综合工具使VHDL、Verilog语言编写的电路综合效果比MAX+PLUSⅡ得到大幅度提高。4、不足之处：软件结构庞大，使用复杂，不象MAX+PLUSⅡ简单，易学易用；对硬件要求高，最好是P41GHz以上CPU、256M以上内存。否则，处理速度难以忍受。1．2QuartusⅡ的设计输入QuartusⅡ的图形设计输入与MAX+PLUSⅡ的图形设计输入很类似，其快捷方式也相同，因此如果对MAX+PLUSⅡ比较熟悉，QuartusⅡ的图形编辑方式也能很快上手。下面主要介绍Q

7、uartusⅡ的图形设计输入的新特性。1、展名与MAX+PLUSⅡ下的不同，在MAX+PLUSⅡ下图形编辑文件的扩展名为“.gdf”，而QuartusⅡ下的扩展名为“.bdf”即“blockdesignfile”。2、MAX+PLUSⅡ下无论是图形编辑、波形编辑还是文本编辑，都可以先设计电路文件后指定项目名称，即“setprojecttocurrentfile”；而在QuartusⅡ一般是先建一个项目，后设计输入文件。3、增加了“blocktool”及其配套的设计工具，可以在图形界面下按功能划分，形成一个个子块（SUBBLOCK），所有的子块功能汇集成

8、一个“.bdf”文件。一个或几个“.bdf”文件形成一个项目；使得CPLD/FPGA的设计真正