2013年版数字系统设计(双语)实验指导书(1)

《2013年版数字系统设计(双语)实验指导书(1)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字系统设计实验指导书ExperimentsHandbookofDigitalSystemDesign实验一：8位简单算逻运算单元电路设计8bitSimpleALU实验学时：4学时实验类型：设计型一、目的与任务要求学生在理论课学习的基础上，掌握采用VerilogHDL、基于自顶向下的模块化设计方法；掌握在QuartusIIEDA平台进行设计输入、编译、仿真的全过程。二、内容与要求1.内容在QuartusIIEDA平台上，运用基于模块化的设计方法，采用VerilogHDL，设计一个8位简单ALU及其数据通道，功能如表，分别根据操作码实现加、减、逻辑与、或等八种运

2、算，数据通道在读写命令控制下，完成从寄存器读出操作数及写入运算结果。要求：其输入操作数为实验学生学号末尾开始尽量非零的四位数对应的8421码组合（例如，学号11070023两个操作数分别为32和71，对应的8421码00110010，01110001）。OperandFunctionAddSubtractSubtract_aOr_abAnd_abnotabexorexnora+b+c_ina+~b+c_inb+~a+~c_in{1'b0,a

3、b}{l'b0,a&b]{l'b0,(~a)&b}{l'b0,a^b}{l'b0,a~^b}2.要求预习实验内容，编写V

4、erilogHDL程序。课上，进行编程输入、编译、时序仿真。课后写出实验报告（实验名称、实验内容、顶层框图、VerilogHDL程序、仿真波形、资源分配、实验小结）三、考核与成绩评定本实验为学生必做实验，本实验分值为20分考核内容：预习25%，实验过程50%，实验报告25%。成绩评定方法：根据考核内容进行综合评定。四、实验说明本实验的重点在于自顶向下的模块化设计的概念及设计方法。五、参考资料ALU及数据通道参考教材《VerilogHDL高级数字系统设计》P478和P208实验三、基于循环算法的数字签名分析电路的验证VerificationofRepetitiv

5、eAlgorithmbasedDigitalSignatureAnalysisCircuit实验学时：2实验类型：验证型一、目的与任务：要求学生在理论课学习的基础上，分析基于CRC码进行数字签名验证功能需求，学习用VerilogHDL中循环算法进行行为建模的功能设计，在EDA平台-QuartusII下，完成设计的输入及编译综合以及仿真验证。二、内容、要求与安排方式：1、实验内容与要求内容：a.参考教材中CRC数字签名认证的线性反馈移位寄存器电路模型，利用循环算法实现数字签名分析电路的VerilogHDL设计描述。b.完成功能的仿真验证。2、要求：预习实验内容，

6、分析行为建模编程特点，理解VerilogHDL代码编写。课上，按要求进行编程输入、编译、仿真。针对实验内容引发的思考和进一步验证。课后写出实验报告（实验名称、实验内容、VerilogHDL程序、各功能的仿真结果、实验小结）三、考核与成绩评定1、考核的内容预习25%，实验过程50%，实验报告25%。2、成绩评定的方法分值10，根据考核内容进行综合评定四、实验说明行为建模是VerilogHDL设计的重点，该实验重点理解如何利用循环语句实现可复用代码的设计；难点是CRC算法的理解。五、参考资料参考教材《VerilogHDL高级数字系统设计》P172实验三：分别用任务

7、和函数实现两数求和及取大数运算Computingtwooperands’sumandlargervalueusingthetaskandfunctionrespectively实验学时：2学时实验类型：验证型一、目的与任务要求学生在理论课学习的基础上，了解和掌握VerilogHDL中任务和函数语法及编程方法掌握在QuartusIIEDA平台进行设计输入、编译、仿真的全过程。二、内容与要求1.内容a.在QuartusIIEDA平台上，参考教材《VerilogHDL高级数字系统设计》P169-171，了解task和function进行功能描述的语法结构，在实验中以

8、两数求和和去大数问题为背景，分别进行功能描述、仿真，掌握task和function实现结构化的功能描述。b.测试数据为实验学生学号中末位面开始尽量非零的数对应的8421码。2.要求预习实验内容，编写相应的VerilogHDL程序。课上，按要求进行编程输入、编译、功能仿真或时序仿真。课后写出实验报告（实验名称、实验内容、VerilogHDL程序、仿真波形、小结）三、考核与成绩评定本实验分值为10分。考核内容：预习25%，实验过程50%，实验报告25%。成绩评定方法：根据考核内容进行综合评定。四、实验说明基于任务和函数的结构化编程是学习VerilogHDL的重要知

9、识点之一，通过本实验重点掌握task和