四路数字竞赛抢答器

《四路数字竞赛抢答器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、南京晓庄学院南京晓庄学院综合电子设计报告设计题目：四路数字竞赛抢答器的设计与实现学生姓名：学号：专业：电子信息科学与技术所在院系：物理与电子工程学院指导教师：时间：2012年10月至2012年12月-8-南京晓庄学院目录目录-1-1、设计目的-2-2、设计要求-2-3、设计方案-2-3.1总体设计-2-3.2系统的硬件电路设计及原理分析-3-4、系统单元电路模块功能分析-4-4.1抢答模块及主要功能分析-4-4.2倒计时显示模块主要功能分析-5-4.3单稳态触发电路模块主要功能分析-6-4.4时基电路模块功能分析-6-5、元件清单-7-设计心得-7-参

2、考文献-8--8-南京晓庄学院1、设计目的本设计为四路数字竞赛抢答器，其特点是简单易制，同时可扩展为五路，六路同等原理相同的抢答器，可实现优先抢答，音响提醒和数字显示分数功能，具有制作成本低，线路简单，选材及制作容易等特点，可广泛用于各种智力抢答等娱乐活动中。2、设计要求（1）可有四个竞赛组进行抢答。（2）用七段LED数码显示器显示抢答成功的竞赛组组号。（3）抢答成功有声音提示，同时开始倒计时，倒计时结束声音提示结束。（4）当有一组抢答成功，即封锁其余各组的抢答。（5）自动清零；计时显示。3、设计方案3.1总体设计本电路主要由四路抢开关、八D锁存器、L

3、ED显示声音提示、8~3优先编码器、七段译码器、三输入与非门、振荡器、四位同步可逆计数器，组号显示、倒计时显示等组成，系统原理框图如图3-1所示。图3-1四路竞赛抢答器原理框图-8-南京晓庄学院3.2系统的硬件电路设计及原理分析本电路原理图如图3-2所示，其原理是：当任意一路抢答按钮按下时，八D锁存器74LS373（IC1）工作，与输入端相对应的输入输出为低电平，则LED1~LED4中与输入对应的那路发光二级管（LED）发光指示并发出声音提示。锁存器输出的低电平经8~3八位优先编码器74LS148（IC2）编码输出的A0~A2成为与输入信号相对应的三位

4、二进制码，而8~3八位优先编码器74LS148（IC2）15脚的输出电平由低变高，输入到七段译码驱动器74LS47（IC3）的二进制码在其4脚为高电平时输出的译码信号驱动七段LED数码显示器显示与抢答按钮相对应的那一路数字。另外，8~3八位优先编码器74LS148（IC2）的15脚输出的高电平不仅使IC4-110脚输出至IC111脚的信号翻转为低电平，从而锁存了八D锁存器74LS373（IC1）的状态；而且还使振荡器NE555（IC6）的3脚输出触发脉冲至四位二进制同步可逆计数器74LS193（IC7）进行减计数，该四位二进制码的信号经由七段译码驱动器

5、74LS47（IC8）显示出来；当倒计时结束时，自动清零，声音提示结束。图3-2四路竞赛抢答器原理图-8-南京晓庄学院4、系统单元电路模块功能分析4.1抢答模块及主要功能分析抢答电路如图4-1所示,它主要由锁存器74LS373、8~3优先编码器74LS148等组成。图4-1抢答电路l锁存器74LS373其主要功能有：(1)OE:输出使能，低电平有效；OE=1时，三态门关闭，输出呈高阻状态。(2)G:数据锁存控制端；G=1时，锁存器输出端同输入端；G由‘1’到‘0’时，数据输入锁存器中。l8~3优先编码器74LS148其主要功能有：(1)EI:选通输入端

6、，低电平有效；(2)GS:宽展端，低电平有效；(3)EO：选通输出端，高电平有效；(4)A0~A2:编码输出端，低电平有效；(5)D0~D7:编码输入端，低电平有效。-8-南京晓庄学院74LS148功能表如表3-1所示：表3-174LS148功能表EID0D1D2D3D4D5D6D7A2A1A0GSEO1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X0111111110010

7、01111111111014.2倒计时显示模块主要功能分析倒计时显示电路如图4-2所示：图4-2倒计时电路原理图l四位二进制同步可逆计数器74LS193其主要功能有：(1)CPU:减计数，高电平有效；(2)CPD：加计数，高电平有效；74LS193功能表如表4-2所示：-8-南京晓庄学院表4-274LS193功能表清零预置时钟预置数据输入输出RDLDCPUCPDABCDQAQBQCQD1XXXXXXX000000XXABCDABCD01上升沿1XXXX加计数011上升沿XXXX减计数4.3单稳态触发电路模块主要功能分析单稳态触发电路如图4-3所示：图4

8、-3单稳态触发电路l三输入与非门CD4023构成单稳态的CD4023的两个与非门是由RC耦合的