电工电子综合实验(ⅱ)

《电工电子综合实验(ⅱ)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电工电子综合实验（Ⅱ）——数字计时器设计2011年9月22目录一、设计要求二、设计原理三、各元件引脚布局图及逻辑功能四、各单元设计过程及逻辑图五、数字计时器的完整逻辑图六、电路安装与调试七、心得体会八、参考资料22一、设计要求A.实验目的1、掌握常见集成电路工作原理和使用方法。2、学会单元电路设计与组合方法。B.实验要求实现00分00秒～59分59秒数字计时器。C.实验内容1、设计实现信号源电路（）。2、设计实现00分00秒～59分59秒数字计时器及译码显示电路（）。3、设计实现快速校分电路（）与简单防抖动电路。

2、（较分时秒不计数）4、设计实现加入任意时刻复位电路（）。5、设计实现59分53秒、59分55秒、59分57秒（）三低音,59分59秒（）一高音的报时电路。6、整体完成00分00秒～59分59秒数字电子时间计时器电路。D.实验器材1、集成电路：NE555一片(多谐振荡)CD4040一片（分频）CD4518两片（8421BCD码十进制计数器）CD4511四片（译码）74LS00三片（与非）74LS20一片（4输入与非）74LS21三片（4输入与门）74LS74一片（D触发）2、电阻：1KΩ一只3KΩ一只150Ω四只（

3、限流，保护发光二极管）3、电容：0.047uf一只221、双字共阴字屏两块一、设计原理电子计时器是一个对标准频率进行计数的计数电路。由信号源电路、计时电路、译码显示电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下图所示：在信号源电路中，我们用NE555(555定时器)和电容、电阻构成多谐振荡器产生方波信号，并用12位二进制串行分频器CD4040得到需要的不同频率；考虑计时电路时，我们使用了两片CD4518（二-十进制加法计数器）对秒和分分别进行计数；

4、译码显示电路中，我们采用译码器CD4511来驱动共阴显示字屏；在校分电路中，我们用D触发器74LS74和简单的门电路构成，以便将分显示屏跳到想要的时刻；考虑清零电路时，由于CD4518有异步清零端，故可通过简单的门电路就可以使电路具有随时清零功能；而报时电路则可通过门电路设计实现。二、各元件引脚布局图及逻辑功能3.1NE5551、引脚布局图：22图1NE555引脚布局图1、内部结构图：图2NE555内部结构图2、逻辑功能说明：NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，用于构成信号

5、发生器，是整个电路的核心。其引脚布局图如图1所示。其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7为放电端，引脚8为电源。3、逻辑功能表：(引脚4)Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××010111不变表1NE555逻辑功能表223.2CD40401、引脚布局图：图3CD4040引脚布局图2、内部结构图：图4CD4040内部结构图3、逻辑功能说明：CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波

6、信号时，其12个输出端的输出信号分别为该输入信号频率的，在电路中利用其与NE555组合构成信号源电路。其引脚布局图如图3所示，内部结构图如图4所示。引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，为输出端，其输出信号频率分别为输入信号频率的。3.3CD45181、引脚布局图：22图5CD4518引脚布局图1、内部结构图：图6CD4518内部结构图2、逻辑功能说明：CD4518是一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，每个

7、计数器的引脚布局图如图5所示，内部结构图如图6所示。3、逻辑功能表：输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持表2CD4518逻辑功能表223.4CD45111、引脚布局图：图7CD4511引脚布局图2、内部结构图：图8CD4511内部结构图3、逻辑功能说明：CD4511是一种8421BCD码向7段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。BI：4脚是消隐

8、输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT：3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定控制端，当LE=0时，允许译码输出。LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、A