基于fpga的fsk调制波形产生器仿真及设计

《基于fpga的fsk调制波形产生器仿真及设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的FSK调制波形产生器仿真及设计一实验目的：熟悉QUARTUSII的使用方法，学习VHDL编程方法、FPGA硬件资源的使用及控制以及D/A转换器件的应用，进一步将数字电路、模拟电路、EDA技术等课程的理论知识进行综合应用。综合运用编解码技术、FSK调制解调、DDS正弦载波合成技术及VHDL编程仿真技术等，完成基于FPGA的FSK调制波形发生器的设计和实现。二实验仪器、设备：GW48-CKEDA开发系统、PC机、20MHz示波器等三实验内容及要求（具体内容祥见附录）：1、设计基于FPGA的FSK调制波形产生器

2、的硬件原理图；（提示：应包含输入按键、FPGA芯片、D/A、滤波器、LED数码显示等）2、EDA工具采用QUARTUSII；3、FPGA芯片：EPD1K30T144-3;4、D/A芯片：DA0832（8bit）;5、输出信号波形：FSK调制信号，其中正弦载波f1=625Hz表示“1”；正弦载波f2=125Hz表示“0”。6、输出数据内容：7+学号后三位（共4位，每位都用BCD码表示，位间用1bit的低电平表示）。7、输出信号幅度：5V,9V可用按键控制切换；8、输出信号码率：24bit/s；24bit/S-96bit/

3、s可调（8bit步进，选作）9、要求在QUARTUSII上完成FSK调制波形产生器设计，包括各模块输出仿真波形和资源利用情况，最后在实验系统上用示波器测试波形。FPGA芯片配置说明本次信号发生器设计采用VHDL语言设计并通过QUARTUSII软件编译、仿真完成后，需将生成的配制文件下载到EDA实验箱中测试输出波形。有关配制情况说明如下：1实验平台：GW48系列EDA/SOC实验开发系统2FPGA芯片型号：AlteraEP1K30TC144-33芯片管脚分配：(实验模式设置:5)信号名称(参考)EP1K30TC144--

4、-引脚信号含义实验箱中接口CLK126时钟RESET19复位键8SEL08状态选择0键1SEL19状态选择1键2SEL210状态选择2键3DO041数据输出位0D/A-D0DO142数据输出位1D/A-D1DO265数据输出位2D/A-D2DO367数据输出位3D/A-D3DO468数据输出位4D/A-D4DO569数据输出位5D/A-D5DO670数据输出位6D/A-D6DO772数据输出位7D/A-D7四实验原理：简介：系统以FPGA为核心,辅以必要的模拟电路,构成了两路基于DDS技术的正弦信号发生器。其主要模块有

5、正弦波生成、幅度控制、D/A转换和后级处理等功能。同时通过VHDL语言编程在FPGA上实现基带信号的产生、BCD编码、同步编码，然后送入FSK调制模块进行调制，调制后一方面通过QUARTUSII软件仿真，验证其正确性，同时送出到FPGA片外进行D/A转换处理，再采用低通滤波器和功率放大电路来提高波形质量和负载能力,最终得到所要求的FSK调制信号。FPGA调制解调器FSK(Frequeney-ShiftKeying，频移键控)是用不同频率的载波来传送数字信号。FSK信号具有抗干扰能力强、传输距离远等优点，在只常生活和工业

6、控制中被广泛采用。例如CID(CallingIdentityDelivery)来电显示，低速的Modem，铁路系统和电力系统的载波通信中也广泛使用他来传送各种控制信息。以往的FSK调制解调器采用“集成电路+连线”方式设计，集成块多、连线复杂且体积较大。本文基于FPGA芯片，采用VHDL语言，利用层次化、模块化设计方法，提出了一种FSK调制解调器的实现方法。1系统整体结构框图本文设计的FSK调制解调器采用了ALTERA公司的EP1C3T144C8芯片，系统主时钟频率为20MHz(芯片外部有源晶振)，“0”，“1”数字信号

7、由伪随机信号(m序列)发生器产生。为完成FSK调制器和解调器的发送与接收，由FPGA芯片完成的系统整体逻辑功能框图如图1所示。2系统的具体设计与实现2.1伪随机序列的产生最大长度线性移位寄存器序列(m序列)是数字通信中非常重要的、应用十分广泛的一种伪随机序列。由于他具有随机性、规律性及较好的自相关性和互相关性，而且要求设备简单，易于实现，成本低的特点，本系统采用m序列作为数字基带信号进行程序调试。m序列是由带线性反馈的移位寄存器产生的周期最长的一种二进制序列。线性反馈移位寄存器的一般结构如图2所示。他是由n级移位寄存器

8、，若干模二加法器组成线性反馈逻辑网络和时钟脉冲产生器连接而成。由于带有反馈，因此在移位脉冲作用下，移位寄存器各级的状态将不断变化，通常将移位寄存器的最后一级作为输出，由此所产生的输出序列为：{ak}=a0a1…ak-1。输出序列是一个周期序列，其特性由移位寄存器的级数、初始状态、反馈逻辑及时钟频率(决定着输出码元的宽度)所决定。当