计算机组成原理课程设计报告-微程序设计

《计算机组成原理课程设计报告-微程序设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、计算机组成原理课程设计目　录1课程设计的目的和要求11.1课程设计目的11.2课程设计的要求12实验设备13实验分析13.1指令译码电路分析13.2微地址形成分析23.3时序电路分析43.4运算器单元分析63.5寄存器单元分析73.6微控器电路分析83.7设计内容分析104实验设计114.1微程序控制电路114.2微指令格式134.3指令功能类别134.4微程序流程总框架145微程序详细设计165.1微程序流程框架165.2控制台流程175.3每条指令的详细设计196机器指令程序256.1程序流程图256.2程

2、序助记符形式266.3机器指令程序266.4程序的CPI277实验步骤287.1线路连接图287.2程序微代码表29心得体会31参考文献3231计算机组成原理课程设计1课程设计的目的和要求1.1课程设计目的在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本模型计算机。通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。1.2课程设计的要求要求综合运用计算机组成原

3、理、数字逻辑和汇编语言等相关课程的知识，理解和熟悉计算机系统的组成原理，掌握计算机主要功能部件的工作原理和设计方法，掌握指令系统结构设计的一般方法，掌握并运用微程序设计（Microprogramming）思想，在设计过程中能够发现、分析和解决各种问题，自行设计自己的指令系统结构（ISA），并编写相应的微程序，具体上机调试掌握整机概念。2实验设备TDN-CM++计算机组成原理实验教学系统一台，排线若干。本课程设计采用TDN-CM++计算机组成原理实验系统，具备支持开放式实验教学方法的结构特点。实验系统采用部件单元

4、式结构，包括运算器、存储器、控制器、信号及时序控制、内总线、外总线、外围接口及输入输出设备、大规模可编程逻辑器件等计算机功能部件的单元电路，用户可使用排线连接方式或计算机电子自动逻辑设计方式，根据自己所设计的模型计算机结构方案，来构造出不同结构及复杂程度的原理性计算机。3实验分析3.1指令译码电路分析指令译码电路如图3.1所示31计算机组成原理课程设计图3.1指令译码电路图根据指令译码电路得到以下公式：P(1)、P(2)、P(3)、P(4)为低电平有效，在T4脉冲到来之前，T4为0，当T4脉冲到来时，T4为1；

5、因此，在T4脉冲到来之前，有上述公式可知，SE1SE5都为1，SE6默认为1。3.2微地址形成分析3.2.1p(1)译码，结果见表3-1。31计算机组成原理课程设计表3-1p(1)译码机器指令（I7-I6）SE4SE3SE2SE1µ3µ2µ1µ0000000010010001111111110110111000000000100100011010001010110011110111010100110000100010101100111100010011010101101110110010101001000100

6、1101010111100110111101111001100100001000011001101111011113.2.2p(2)译码结果见表3-2。表3-2p(2)译码I3I2SE1SE2µ1µ00001101111100100000110113.2.3p(3)译码，结果见表3-3。表3-3p(3)译码FCFZSE5µ4001031计算机组成原理课程设计0110110001113.2.4p(4)译码，结果见表3-4。表3-4p(4)译码SWASWBSE1SE2µ1µ000011011111001000001

7、10113.3时序电路分析时序电路单元位于装置的左上部，其电路由四部分构成：消抖电路（KK2）、时序控制（TS1、TS2、TS3、TS4）、时钟信号源（φ）、拨动二进制开关组（STOP、STEP）。用户只需将φ信号与信号源的输出插孔相连，然后按动START（KK1）微动开关，根据STOP及STEP的状态，T1~T4将输出有规则的方波信号。各时钟脉冲T1T4所对应的选通信号以及功能说明，具体如图3-5所示。31计算机组成原理课程设计图3-5时钟脉冲时钟脉冲选通信号功能说明T1CLKO微地址锁存器时钟信号，完成对微

8、指令的写操作。T2CLK微指令输出锁存器及后续地址输出锁存器信号，完成对微指令的读操作。T3LDAR对地址寄存器进行写LDIR对指令寄存器进行写WE对存储器进行读写操作，将数据在七段码显示器上进行显示。T4LDDR1/LDDR2将数据锁存到DR1/DR2299-B将数据打入到移位寄存器以及进行移位AR将进位结果写入到进位寄存器中LDR0/LDR1/LDR2将数据写入到寄存器R0/R1/